Комбинационные схемы: Методические указания к лабораторным работам по дисциплинам ''Вычислительная техника'', ''Схемотехника'', ''Электроника и микросхемотехника''

Министерство образования Российской Федерации ОРЕНБУРГСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ

Кафедра приборостроения

Е. А. Корнев

МЕТОДИЧЕСКИЕ УКАЗАНИЯ к лабораторным работам по дисциплинам «Вычислительная техника», «Схемотехника», «Электроника и микросхемотехника» Комбинационные схемы

Оренбург 2001

МЕТОДИЧЕСКИЕ УКАЗАНИЯ к лабораторным работам по дисциплинам «Вычислительная техника», «Схемотехника», «Электроника и микросхемотехника» Комбинационные схемы Методические указания предназначены для студентов дневной и вечерней форм обучения для выполнения лабораторных работ по дисциплинам: «Вычислительная техника» специальности 030100 «Информатика», «Схемотехника» специальности 220100 «Вычислительные машины, комплексы, системы и сети» и «Электроника и микросхемотехника» специальности 220400 «Программное обеспечение вычислительной техники и автоматизированных систем управления».

Введение Все лабораторные работы курса разбиты на тематические блоки: - логические элементы; - комбинационные схемы; - триггерные и пересчетные устройства; - управляющие устройства; - схемотехника интерфейсов; - запоминающие устройства; - схемотехника АЦП и ЦАП. Настоящие методические указания содержат краткое описание принципов работы комбинационных элементов и порядок проведения лабораторной работы «Комбинационные схемы». Цель работы: Лабораторная работа «Комбинационные схемы» предназначена для практического изучения принципов построения и функционирования комбинационных схем: дешифраторов, мультиплексоров и сумматоров.

2

1 Дешифраторы Дешифраторы относятся к комбинационным схемам, которые предназначены для преобразования двоичного или двоично-десятичного кода в позиционный. Общепринятое условное обозначение двоичного дешифратора показано на рисунке 1.1.

Рисунок 1.1- Условное обозначение двоичного дешифратора Данный дешифратор имеет четыре входа и 16 выходов. В зависимости от разрядности дешифрируемого кода и функциональных возможностей интегральных схем (ИС), имеющихся в распоряжении разработчика, дешифратор может быть выполнен на основе одноступенчатой (линейной) или многоступенчатой схем дешифрации. Линейные дешифраторы выполняются прямой схемной реализацией системой логических выражений вида: Y0 =X0∗X1∗Х2∗...∗Xm-1,

(1)

Y1 =X0∗X1∗Х2∗...∗Xm-1,

(2)

Y2 =X0∗X1∗Х2∗...∗Xm-1,

(3)

.................................... Yn-1 =X0∗X1∗Х2∗...∗Xm-1,

(n) 3

Y0, Y1,…. ,Yn-1 – выходные логические функции; X1, X2,..., Xm-1; X1, X2,..., Xm-1 – входные логические переменные и их отрицания ; ∗ – знак логического умножения; n=2m – множество комбинаций входных переменных (число выходов полного дешифратора). Таким образом, линейный дешифратор представляет собой 2m независимых по выходам вентилей с m входами каждый. На рисунке 1.2 показана схема четырехразрядного линейного дешифратора. где

Рисунок 1.2 - Функциональная схема линейного четырехразрядного двоичного дешифратора Одноступенчатые линейные дешифраторы эффективны, когда разрядность входного кода не превышает числа входов схемы И типового логического элемента ИС. Линейный одноступенчатый дешифратор обладает самым высоким быстродействием в сравнении с другими типами дешифраторов. Одной из наиболее популярных ИС линейных дешифраторов является двоично-десятичная схема SN7445 фирмы TEXAS (USA) (рисунок 1.3). Это двоично-десятичный дешифратор, преобразующий двоичнодесятичный код в позиционный десятиразрядный код.

4

А0- А3 – входные логические переменные; d1- d10 – выходы дешифратора. Рисунок 1.3 - Функциональная схема линейного двоично-десятичного дешифратора SN7445 фирмы TEXAS Прямоугольный или матричный дешифратор (рисунок 1.4) содержит первую ступень из нескольких линейных дешифраторов (ЛД), на каждом из которых дешифрируется группа разрядов входного слова. Количество ЛД определяется числом групп, на которое разбивается входное слово. Во второй ступени прямоугольного дешифратора осуществляется парное совпадение выходных сигналов двух линейных дешифраторов первой ступени по матричной схеме на двухвходовых вентилях (матричный дешифратор). На третьей ступени прямоугольного дешифратора осуществляется парное совпадение 64-х выходных сигналов второй ступени и 4-х выходных сигналов третьего ЛД первой ступени по матричной схеме на двухвходовых вентилях. На рисунке 1.4 показана схема построения прямоугольного дешифратора на 256 выходов. При оптимальном разбиении входного слова общее число вентилей, необходимых для построения матричного дешифратора равно 2 m +2 2+m/2 Другой разновидностью многоступенчатых дешифраторов являются пирамидальный дешифратор. Особенностью пирамидального дешифратора является применение во всех ступенях дешифрации двухвходовых вентилей с обязательным подключением выхода элемента i-й ступени к входам только двух элементов i+1-й ступени. Число ступеней в пирамидальном дешифраторе на единицу меньше разрядности дешифрируемого числа. Число вентилей в каждой ступени равно 2 i+1, где i - номер ступени. Общее количество вентилей на дешифратор равно (2 m+1- 4). На рисунке 1.5 показан пирамидальный дешифратор на 16 выходов. 5

Рисунок 1.4- Структурная схема прямоугольного дешифратора на 256 выходов

х1- х4 – входные переменные; d1- d16 – выходы дешифратора. Рисунок 1.5 - Функциональная схема пирамидального дешифратора на 16 выходов Контрольные вопросы 1 Опишите принципы построения линейных дешифраторов. 2 Поясните принцип действия матричного дешифратора как на функциональном, так и на уровне логических элементов. 3 Каким образом строится пирамидальный дешифратор? 4 От чего зависят сложность и быстродействие дешифратора? 6

2 Мультиплексоры Мультиплексоры - это комбинационные устройства, предназначенные для коммутации одного из нескольких источников логических сигналов к одной выходной шине. Обозначение мультиплексора приведено на рисунке 2.1.

Рисунок 2.1- Условное обозначение мультиплексора Мультиплексор имеет n входов кода управления (может также иметь n

входную логику для выбора кристалла), 2 входов для данных и один выход. Логическая схема мультиплексора показана на рисунке 2.2 и включает в себя дешифратор и коммутаторы сигналов, объединенные по выходам. Причем, объединение по выходам может осуществляться двумя способами: объединение с помощью многовходового логического элемента ИЛИ либо с помощью монтажного ИЛИ. В последнем случае большой интерес представляют КМОПмультиплексоры, в которых роль коммутаторов выполняют двухсторонние КМОП- ключи, как показано на рисунке 2.3. Такие ключи осуществляют двухстороннюю передачу не только логического сигнала, но и аналогового. Таким образом, КМОП- мультиплексор является одновременно и двухсторонним коммутатором аналоговых сигналов. Мультиплексоры, имеющие режим высокого выходного сопротивления (в частности КМОП- мультиплексоры) могут объединяться по выходам для подключения к общей шине без дополнительных согласующих элементов.

7

Рисунок 2.2 - Схема мультиплексора

Рисунок 2.3- Схема мультиплексора с КМОП-ключами 8

Контрольные вопросы 1 Перечислите и опишите принципы построения мультиплексоров на функциональном уровне. 2 От чего зависят сложность, быстродействие и функциональные возможности мультиплексоров?

3 Сумматоры Сумматоры предназначены для выполнения арифметических и логических операций над числами, представленными в двоичном, двоичнодесятичном и других кодах. Различают одноразрядные и многоразрядные, последовательные и параллельные сумматоры. В цифровых схемах применяются одноразрядные сумматоры на два (полусумматор) и на три входа (полный одноразрядный сумматор). Логические функции, реализуемые полусумматором:

где

S=A+B,

(1)

P=AB,

(2)

S - сумма; A, B - входы слагаемых; P - выход переноса.

Логические функции, реализуемые полным сумматором: S=A+B+C,

(3)

P=AB+AC+BC,

(4)

где С - вход переноса. Полные сумматоры можно объединять в параллельные многоразрядные сумматоры. На рисунке 3.1 приведена схема двухразрядного сумматора ИС типа SN7482. Положительным свойством такой реализации является отсутствие инверсных входов, что позволяет на небольшом числе выводов ИС увеличить ее функциональную сложность. Задержка формирования суммы при этом равна 2t, где t - время срабатывания одного логического элемента. На рисунке 3.2 приведено обозначение полного четырехразрядного сумматора - ИС типа К155ИМ3.

9

Рисунок 3.1- Схема полного двухразрядного сумматора

Рисунок 3.2 - Условное обозначение полного четырехразрядного сумматора К155ИМ3 Контрольные вопросы 1 Какую переключательную функцию реализует полусумматор? 2 Какую переключательную функцию реализует сумматор? 3 Объясните принцип работы сумматора по схеме на рисунке 3.1. 4 От чего зависят сложность и быстродействие сумматора? 5 Объясните назначение выводов сумматора 155ИМ3 по рисунку 3.2.

10

4 Краткое описание учебного универсального стенда «Цифровая электроника» Лицевая панель стенда разбита на 11 функциональных полей. Три поля "ИС" содержат сокеты для микросхем с разным количеством выводов (16,18 и 24). Вокруг каждой сокеты расположены контакты, подключенные к соответствующим контактам сокет. В верхней части панели расположена область "ИНДИКАТОРЫ", содержащая 16 индикаторных светодиодов, подключенных к контактам. В нижней части панели расположены три области "Счетчик" (А, В и С) с индикаторами состояний, контактами и управляющими кнопками. С помощью счетчиков можно задавать четырехразрядные логические комбинации на входах изучаемых интегральных схем. Область "Генераторы" содержит управляющие элементы и контакты, с которых можно подавать на изучаемую схему регулируемое постоянное напряжение (0-5 В), одиночные прямоугольные импульсы либо последовательность прямоугольных или пилообразных импульсов. Кроме того, на лицевой панели стенда расположены контакты общей шины стенда (область "Общ."), напряжения питания (область "+5В") и выключатель питания стенда с индикатором (область "Сеть").

5 Дополнительные контрольные вопросы 5.1 Дайте классификацию комбинационных схем. 5.2 Объясните отличительные особенности функционирования различных комбинационных схем. 5.3 Как осуществляется синтез и анализ комбинационных схем? 5.4 Поясните, что такое гонки и состязания, как их можно выявить и устранить. 5.5 Объясните работу всех приведенных в описании лабораторной работы схем, их особенности.

6 Порядок выполнения лабораторной работы ВНИМАНИЕ! При выполнении лабораторной работы в лабораторном классе соблюдайте правила техники безопасности при работе со стендом и приборами как с электрическими установками! Сетевое питание на стенд и питание на тестируемые схемы подавайте только после полного монтажа схемы и проверки монтажа преподавателем! При подготовке к лабораторной работе согласно учебной программы курса в счет часов самостоятельной работы студентов выполните следующее: 11

-получите от преподавателя вариант тестируемых микросхем (таблица 1) на занятии, предшествующем данной лабораторной работе; -изучите по основной и дополнительной литературе, приведенной в рабочей программе к курсу "Вычислительная техника", основы построения и принципы действия следующих комбинационных схем: дешифраторов и шифраторов, демультиплексоров и мультиплексоров, сумматоров и компараторов цифровых сигналов; Таблица 1- Типы тестируемых микросхем Вариант 1 2 3

Типы тестируемых микросхем 155 ИД3, 155 КП5, 155 ИМ3, 155ИД4, 155КП1, 155ИМ3, 155КП2 155ИД4, 155КП2, 155ИМ3, 155КП7

-проработайте методические указания к настоящей лабораторной работе; -начертите эскизы схем включения всех предложенных к проверке микросхем, используя приведенные в справочниках общепринятые для выполнения электрических схем обозначения комбинационных элементов, источников питания, общих шин, клемм и проводников; -составьте для всех схем таблицы, иллюстрирующие работу полного четырехразрядного сумматора, дешифратора, мультиплексора, компаратора для различных кодов входных сигналов (таблица 2). Для проверки функционирования микросхем разработайте схему, в которой для задания кодовых комбинаций на управляющие входы дешифратора и мультиплексора или для задания пары чисел на сумматор (или компаратор) используются выходы двух четырехразрядных счетчиков, а для контроля состояния выходных сигналов микросхем применяются светодиоды. Таблица 2- Пример фрагмента таблицы, иллюстрирующей работу четырехразрядного сумматора Выходные коды суммы чисел

Входные кодовые комбинации чисел C0

A4 A3 A2 A1

B4

B3

B2

B1

1

0

0

0

0

1

1

1

0

C4

S4

S3

S2

S1

Децимальный эквивалент суммы

-представьте преподавателю заполненные таблицы, схемы включения и проверки функционирования, ответьте на контрольные вопросы и получите у преподавателя разрешение к проведению лабораторной работы; 12

-повторите методические указания к настоящей лабораторной работе и ознакомтесь с органами управления и индикации лицевой панели стенда; -вставьте в сокету стенда одну из испытуемых микросхем заданного варианта (таблица 1). С целью проверки алгоритма работы микросхемы проведите с помощью перемычек монтаж схемы, составленной при подготовке. Проверьте внимательно монтаж схемы и представьте его для проверки преподавателю или лаборанту; -получите экспериментально таблицы, отражающие алгоритм работы тестируемой микросхемы, задавая поочередно на входы микросхемы выходные двоичные коды с двух счетчиков стенда и наблюдая отклики на выходе схемы с помощью светодиодов. Сравните экспериментальные таблицы истинности с составленными до проведения опыта. -измерьте мощность, потребляемую микросхемой; -демонтируйте схему , аккуратно сложите все проводники и компоненты и вместе со стендом передайте лаборанту; -подготовьте отчет по лабораторной работе и представьте его для защиты и получения зачета. Обозначения элементов приведены в приложении А.

7 Содержание отчета В отчете должны быть приведены: -теоретический материал в объеме, достаточном для успешной защиты выполненной лабораторной работы; -разработанные схемы и экспериментальные таблицы функционирования микросхем; -результаты исследования схем в виде таблиц, раскрывающих алгоритм работы микросхем; -выводы по лабораторной работе.

13

Список использованных источников 1 Гук М. Аппаратные средства IBM PC: Энциклопедия . -С.-Петербург.: Питер Ком, 1999.- 816 с. 2 Хоровиц П., Хилл У. Искусство схемотехники. - М.: МИР, 1994. -540 с. 3 Букреев Н.Н. и др. Микроэлектронные схемы цифровых устройств.-М.: Радио и связь, 1990.- 319 с. 4 Фролкин В.Т., Попов Л.Н. Импульсные и цифровые устройства: Учебное пособие для ВУЗов.-М.: Радио и связь, 1992. - 236 с. 5 Большие интегральные схемы запоминающих устройств: Справочник./ Под ред. А.Ю. Гордона.- М.: Радио и связь, 1990.- 412 с. 6 Нефедов А.В. Интегральные микросхемы и их зарубежные аналоги: Справочник.- М.: ИП Радио-Софт, 1998.- 337 с. 7 Вьюхин В.В. и др. Информатика и вычислительная техника: Учебное пособие. /Под редакцией В.А. Ларионова.- М.: Высшая школа, 1992. -245 с. 8 Нарышкин А.К. Импульсные устройства ЭВМ, приборов и систем. -М.: Энергоатомиздат, 1991. -322 с. 9 Пятибратов А.П. и др. Вычислительные системы, сети и телекоммуникации: Учебник. –М.: Финансы и статистика, 1998.-400 с. 10 Титце У., Шенк К. Полупроводниковая схемотехника.- М.: МИР, 1982.271 с.

14

Приложение А (обязательное) Условное обозначение комбинационных логических элементов

15