Схемотехника ЭВМ: Методические указания к выполнению лабораторных работ

Министерство образования Российской Федерации СЕВЕРО-ЗАПАДНЫЙ ГОСУДАРСТВЕННЫЙ ЗАОЧНЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ Государственное образовательное учреждение высшего профессионального образования Кафедра компьютерных технологий и программного обеспечения

СХЕМОТЕХНИКА ЭВМ Методические указания к выполнению лабораторных работ

Факультет информатики и систем управления Направление и специальность подготовки дипломированного специалиста:

654600– информатика и вычислительная техника 220100 – вычислительные машины, комплексы, системы и сети Направление подготовки бакалавра: 552800 – информатика и вычислительная техника

Санкт-Петербург 2004

ОБЩИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ РАБОТ Данные методические указания содержат описание и порядок выполнения лабораторных работ по дисциплине «Схемотехника ЭВМ». Целью лабораторных работ дисциплины «Схемотехника ЭВМ» является исследование

схем

электронных

приобретение

навыков

устройств

самостоятельной

вычислительной

работы

по

техники,

проектированию

функциональных узлов ЭВМ с использованием микросхем. Перед выполнением лабораторных работ все студенты получают инструктаж по технике безопасности и расписываются в журнале. Задания на выполнение лабораторных работ выдаются преподавателем. В лаборатории принят бригадный метод выполнения работ, причем в каждую группу должно входить не более трех человек. К очередной работе студенты допускаются только после положительной оценки преподавателем их готовности к выполнению работы. О готовности к работе свидетельствуют знание содержания работы и основных теоретических сведений о вопросах, рассматриваемых в работе.В процессе выполнения работы каждый студент должен вести записи, которые затем необходимо оформить в виде отчета. Отчеты должны быть составлены технически грамотно, аккуратно, с соблюдением соответствующих ГОСТов на обозначение величин и элементов схем. Каждый отчет должен заканчиваться самостоятельными выводами, поскольку студент должен творчески подходить к полученным экспериментальным данным, используя свои

практические

и

теоретические знания. Лабораторные работы должны быть оформлены в виде отчёта с указанием фамилии, инициалов и шифра студента. Все схемы, включаемые в отчет, должны быть выполнены в соответствии с требованиями ГОСТ 2.730-82, ГОСТ 2.743-82, ГОСТ 2.708-81.Перед зачетом по лабораторным работам студент должен сдать оформленный отчет на проверку преподавателю. ЛИТЕРАТУРА 1.Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебн. пособие для Втузов СПб.: Политехника, 1996.- 885с.: ил.

2. Соломатин Н.М. Логические элементы ЭВМ.-М.:Высш.шк.,1987.-144с. :ил. 3. Алексеенко А.Г.,

Шагурин И.И.

Микросхемотехника

ЭВМ: учебник

для студентов вузов.-2-е изд., перераб. и доп.:1990.-496 с.: ил. 4. Угрюмов Е.П. Цифровая схемотехника ЭВМ: Учебн. пособие для спец. ЭВМ вузов. -СПб.: БХВ, 2000.-528 с.: ил.

Работа 1. Исследование статических и динамических параметров базовых логических элементов. 1. Цель работы. Освоение методики определения основных статических и динамических параметров базовых логических элементов ЭВМ. 2. Основные теоретические положения. Наиболее распространенными семействами базовых логических элементов ЭВМ являются элементы транзисторно-транзисторной логики (ТТЛ), логика на МДП и на КМДП-транзисторах. С помощью этих семейств микросхем можно удовлетворить любые потребности, возникающие при построении цифровых составляет

схем

и

область

устройств

вычислительной

сверхбыстродействующих

техники. схем,

Исключение в

которой

господствующее положение занимают логические элементы с эмиттерными связями и логика на МЕП–транзисторах. Схемы ТТЛ обладают значительным быстродействием и хорошей нагрузочной способностью, однако, при этом потребляют значительную мощность и имеют сравнительно малый запас помехоустойчивости. В схемах, где быстродействие не является критическим фактором, но требуется

большая

помехоустойчивость

и

технологическая

простота

реализации, используются логические элементы (ЛЭ) на МДП-транзисторах с каналами одного типа проводимости. Однако, потребляемая мощность и в этом случае является значительной. Одним

из

важнейших

достижений

схемотехники

и

технологии

(схемотехнологии) явилось создание КМДП-структур. Основная идея КМДП-схем заключается в использовании при проектировании логических элементов комплементарных пар (МДП-транзисторов с индуцированными каналами p- и n-типов проводимости). ЛЭ на КМДП-структурах в статическом режиме работы рассеивает ничтожно малую мощность, поэтому в настоящее время широко используются при построении элементов памяти и других устройств вычислительной техники, где требуется минимальное потребление энергии в статическом режиме. Следует помнить, что быстродействие полупроводниковых интегральных микросхем жестко связано с потребляемой мощностью, другими словами, повышение

их

быстродействия

достигается

за

счет

увеличения

потребляемой мощности. К основным статическим параметрам ЛЭ относятся входная, передаточная и выходная характеристики. Входная характеристика элемента представляет собой зависимость входного тока от значения входного напряжения и характеризует входное сопротивление микросхем. Выходная характеристика представляет собой зависимость выходного тока от выходного напряжения и характеризует выходное сопротивление схемы. Передаточная характеристика схемы представляет собой зависимость выходного напряжения от значений входного напряжения. По передаточной характеристике можно определить следующие параметры микросхемы: -

напряжения, кодирующие уровень логического нуля и логическую единицу;

-

логический перепад сигнала;

-

ширину активной зоны:

-

запас помехоустойчивости при нулевом уровне сигнала на входе и

-

запас помехоустойчивости при единичном сигнале на входе.

Быстродействие ЛЭ определяется скоростями их перехода из одного состояние в другое. Быстродействие цифровых устройств определяется задержками сигналов, как в ЛЭ, так и в цепях их межсоединений. К основным динамическим параметрам базовых ЛЭ относятся времена задержки распространения сигнала при изменении значения выходного напряжения элемента от уровня логической единицы до уровня логического нуля и обратно. На практике часто пользуются усредненным значением задержки распространения сигнала. На быстродействие цифровых устройств влияет емкость нагрузки, на переразряд которой также требуются затраты времени. 3. Методика выполнения работы. 3.1.

Загрузить файл E_AND-OR.DWG.

Для вызова диалогового окна

необходимо нажать клавишу Alt, и,

продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

Введите E_AND-OR в строку ввода и нажмите Enter.

3.2.

На экране появится следующее изображение:

Обозначения макроэлементов приведены на рис. 1а, 1б.

а)

б) Рис.1

3.3.

Перейдите в режим симуляции. Для этого последовательно

нажмите клавиши Alt-S, 1 (или выберите мышью в меню Simulate пункт 1 Simulate). 3.4.

В

появившемся

на

экране

окне

установки

параметров

моделирования введите данные в соответствии с заданием, полученным от преподавателя (пример ввода данных приведен ниже).

3.5.

Для построения временной диаграммы ЛЭ нажмите курсором

мыши на кнопку «Simulate». На экране появится следующая диаграмма:

3.6.

Для выхода из режима симуляции нажмите клавишу ESC.

4. Содержание отчета. Отчет должен содержать: 4.1. Распечатку входной характеристики. 4.2. Распечатку передаточной характеристики. 4.3. Распечатку выходной характеристики. 4.4. Распечатку временной диаграммы для шаблона E_AND-OR, число тактов моделирования (ЧТМ) 26, масштаб 0,5, период Clock в условных единицах равен 40. Литература: [1], [4].

Работа 2. Исследование двоичного счётчика. 1. Цель работы Освоение методики реализации и исследования двоичных счётчиков с заданным коэффициентом пересчёта. 2. Основные теоретические положения Счётчиком называется последовательностное устройство, предназначенное для счёта входных импульсов и фиксации их числа в двоичном коде. В цифровых схемах счётчики могут выполнять следующие микрооперации: -

хранение информации:

-

инкремент (декремент), хранящегося кодового слова на единицу;

-

запись входной информации в параллельной форме;

-

выдача хранимой информации в параллельной форме;

-

установка в исходное состояние ( запись нулевого кода).

По направлению счёта счётчики подразделяют на: суммирующие, выполняющие

операцию

инкремента;

вычитающие,

выполняющие

микрооперацию декремента над хранящимся кодовым словом: реверсивные, выполняющие

в

зависимости

от

значения

управляющего

сигнала

микрооперацию декремента или инкремента. По способу организации межразрядных связей счётчики делятся на: -

счётчики с последовательным переносом и параллельным переносом, в которых переключение триггеров разрядных схем осуществляется последовательно один за другим и одновременно по сигналу синхронизации, соответственно:

-

счётчики

с

комбинированным

последовательно-параллельным

переносом, при котором используются различные комбинации способов переноса. Основным статическим параметром счётчика является модуль счёта M, который характеризует максимальное число импульсов, после прихода

которого счётчик устанавливается в исходное состояние. Основным динамическим параметром, определяющим быстродействие счётчика, является время установления выходного кода, характеризующее временной интервал между моментом подачи входного сигнала и моментом установления нового кода на выходе. 3. Методика выполнения работы. Задание. а)

Построить

схему

последовательность

счётчика,

двоичных

вырабатывающую

чисел,

заданных

циклическую

преподавателем.

В

качестве элементов памяти использовать триггеры типов D, DV, RS, JK, T (тип триггера задаётся преподавателем). б) Измерить задержку выходных сигналов Q1…Qn относительно тактового сигнала H. в) Установить переключателями заданный модуль пересчёта. 3.1. Загрузить файл U_CT-AS.DWG. Для вызова диалогового окна необходимо нажать клавишу Alt, и, продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

В строке ввода наберите U_CT-AS (или U_CT-S) и нажмите Enter.

3.3. На экране появится схема асинхронного ( синхронного) счётчика.

Обозначения элементов приведены ниже

3.3. Перейдите в режим симуляции. Для этого последовательно нажмите клавиши Alt+S, 1 или выберите мышью в меню Simulate пункт 1 Simulate. 3.4. В

появившемся

диалоговом

окне

установки

параметров

моделирования введите данные в соответствии с заданием, полученным от преподавателя (пример ввода данных приведён ниже).

3.5. Для распечатки временной диаграммы нажмите курсором мыши на кнопку Simulate. На экране появится временная диаграмма следующего вида:

3.6. Выйдите из режима симуляции, нажав клавишу ESC.

4. Содержание отчёта. Отчет должен содержать: 4.1. Схему счётчика. 4.2. Временные диаграммы работы счётчика для заданного модуля пересчёта. 4.3. Результаты измерения задержки выходных сигналов счётчика. Литература: [1], [2]. [4]. Работа 3. Исследование сумматоров. 1. Цель работы. Освоение методики проектирования, реализации и исследования одно- и двухразрядных сумматоров. 2. Основные теоретические положения. Сумматором

называется

комбинационное

логическое

устройство,

предназначенное для выполнения операции арифметического сложения чисел, представленных в виде двоичных кодов. Сумматоры являются одним из основных узлов арифметико-логического устройства. По числу выводов различают: полусумматоры, одноразрядные и многоразрядные сумматоры. Полусумматором называется устройство, предназначенное для сложения двух одноразрядных кодов и формирующее из сигналов входных слагаемых сигналы суммы и переноса в старший разряд. Одноразрядным сумматором называется устройство, предназначенное для сложения двух одноразрядных кодов и формирующее из сигналов входных слагаемых и сигнала переноса из младших разрядов сигналы суммы и переноса в старший разряд. Многоразрядным сумматором называется устройство, предназначенное для сложения двух многоразрядных кодов, формирующее на выходе код суммы и сигнала переноса. Кроме того, многоразрядные сумматоры

подразделяются на последовательные и параллельные. В последовательных сумматорах операция сложения выполняется последовательно разряд за разрядом, начиная с младшего. В параллельных сумматорах все разряды входных кодов суммируются одновременно. Различают комбинационные сумматоры – устройства, не имеющие собственной памяти, и накапливающие сумматоры, снабжённые собственной внутренней памятью, в которой аккумулируются результаты выполненной операции. При этом каждое очередное слагаемое прибавляется к уже имевшемуся в устройстве значению. В зависимости от используемой системы счисления различают двоичные, двоично-десятичные и другие типы сумматоров. 3. Методика выполнения работы. 3.1. Загрузить файл T_IM2!5.DWG. Для вызова диалогового окна необходимо нажать клавишу Alt, и, продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

В строке ввода наберите T_IM2!5 и нажмите Enter.

3.2. На экране появится схема построенного двоичного сумматора:

3.3. Перейдите в режим симуляции. Для этого последовательно нажмите клавиши Alt-S, 1 или выберите мышью в меню Simulate пункт 1 Simulate. 3.4. В появившемся окне установки параметров моделирования введите данные в соответствии с заданием, полученным от преполавателя (пример ввода данных приведен ниже)

3.5. Для распечатки временной диаграммы нажмите курсором мыши на кнопку Simulate. На экране появится диаграмма следующего вида:

3.6. Выйдите из режима симуляции, нажав клавишу ESC. 4. Содержание отчёта. Отчёт по работе должен содержать: 4.1.

Распечатку схемы электрической функциональной сумматора,

построенного в соответствии с заданием. 4.2.

Распечатку временной диаграммы работы, спроектированного

сумматора. Литература: [1], [2], [3].

Работа 4. Исследование синхронных триггерных устройств. 1.Цель работы. Освоение

методики

проектирования,

реализации

и

исследования

триггерных устройств.

2. Основные теоретические положения. Триггеры – это элементарные автоматы, содержащие собственно элемент памяти и схему управления. Элемент памяти (бистабильная ячейка, фиксатор) строится на двух инверторах, связанных друг с другом «накрест», так что выход одного соединен с входом другого. Такое соединение даёт цепь

с

двумя

устойчивыми

состояниями.

По

логическому

функционированию различают триггеры типов RS, D,T, JK и др. Кроме того, используются

комбинированные

триггерные

устройства,

в

которых

совмещаются одновременно несколько типов, и триггеры со сложной входной логикой (группами входов, связанных между собой логическими зависимостями). По способу записи информации различают асинхронные (нетактируемые) и синхронные (тактируемые триггеры). По способу восприятия тактовых сигналов триггеры делятся на управляемые уровнем и управляемые фронтом. Триггеры,

управляемые

фронтом,

называют

также

триггерами

с

триггеры

делятся

на

динамическим управлением. По

характеру

процесса

переключения

одноступенчатые и двухступенчатые.

3. Методика выполнения работы. 3.1. Загрузите файл C_D%RS.DWG. Для вызова диалогового окна необходимо нажать клавишу Alt, и, продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

В строке ввода наберите C_D%RS и нажмите Enter. 3.2. На экране появится схема D/RS триггерного устройства

3.3.Перейдите в режим симуляции. Для этого последовательно нажмите клавиши Alt-S, 1 или выберите мышью в меню Simulate пункт 1 Simulate.

3.4. В появившемся на экране окне установки параметров моделирования, введите данные в соответствии с заданием , полученным от преподавателя (пример ввода данных приведён ниже)

3.4.

Для распечатки временной диаграммы работы выбранного типа

триггерного устройства на основании заданных параметров моделирования, нажмите курсором мыши на кнопку «Simulate». 3.5.

Выйдите из режима симуляции, нажав клавишу ESC. 4. Содержание отчёта.

Отчет должен содержать: 4.1. Схему электрическую функциональную, исследованного триггерного устройства. 4.2.

Распечатку

временной

диаграммы

работы

триггерного

устройства. Литература: [2], [3]. Работа 5. Исследование десятичных дешифраторов. 1.Цель работы Освоение

методики

реализации

и

исследования

десятичных

дешифраторов. 2. Основные теоретические положения Дешифратор (декодер) — устройство с несколькими входами и выходами, у которого определенным комбинациям входных сигналов соответствует активное состояние одного из выходов Дешифраторы в виде серийных ИМС средней степени интеграции широко используются в информационно-измерительной технике и микропроцессорных системах управления, в частности, в качестве коммутаторов-распределителей информационных сигналов и синхроимпульсов, для демультиплексирования данных и адресной логики в запоминающих устройствах, а также для преобразования двоичнодесятичного кода в десятичный с целью управления индикаторными и печатающими устройствами. Дешифраторы как самостоятельные изделия электронной техники имеют 4, 8 или 16 выходов. Если требуется большее число выходов, дешифраторы наращиваются в систему.

3. Методика выполнения работы. 3.1.

Загрузить

файл

T_ID6.DWG.

Для

вызова

диалогового

окна

необходимо нажать клавишу Alt, и, продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

В строке ввода наберите T_ID6 и нажмите Enter. 3.2.

На экране появится схема дешифратора.

Обозначения элементов приведены ниже

3.3.

Перейдите в режим симуляции. Для этого последовательно нажмите клавиши Alt+S, 1 или выберите мышью в меню Simulate пункт 1 Simulate.

3.4.

В появившемся диалоговом окне установки параметров моделирования введите данные в соответствии с заданием, полученным

от

приведён ниже)

преподавателя

(пример

ввода

данных

3.5.

Для распечатки временной диаграммы нажмите курсором мыши на кнопку Simulate. На экране появится временная диаграмма следующего вида:

3.6.

Выйдите из режима симуляции, нажав клавишу ESC.

3.7.

Вновь

перейдите

в

режим

симуляции.

Для

этого

последовательно нажмите клавиши Alt+S, 1 или выберите мышью в меню Simulate пункт 1 Simulate. 3.8.

В появившемся диалоговом окне установки параметров моделирования

введите

данные

идентично

п.

3.5,

за

исключением имени файла шаблона – T_ID6-2.

3.9.

Для распечатки временной диаграммы нажмите курсором мыши на кнопку Simulate. На экране появится временная диаграмма следующего вида:

4. Содержание отчёта. Отчет должен содержать: 4.1. Схемы исследуемых дешифраторов. 4.2. Временные диаграммы работы дешифраторов. Литература: [1], [2]. [4].

Работа 6. Исследование 8-канальных мультиплексоров.

1. Цель работы Освоение методики реализации и исследования мультиплексоров. 2. Основные теоретические положения Мультиплексором называют комбинационную схему, выполняющую функцию управляемой коммутации 2k входных сигналов на один выход. Мультиплексор имеет 2k информационных входов и k селекторных

(адресных) входов. Значения сигналов на адресных входах определяют, который из 2k информационных входов подключен к выходу схемы, при этом реализуются логическая функция следующего вида: f (x1, x2, ..., xk, y0, y1, ..., y2k-1) = x1 x2 ... xk y0 + x1 x2 ... xk y1 + ... + x1 x2 ... xk y2k-1, где x1, x2, ..., xk - адресные, а y0, y1, ..., y2k-1 – информационные входы мультиплексора. Т.о., мультиплексор - это узел ЭВМ, обеспечивающий коммутацию одного из нескольких входных сигналов на один выходной. Выбор входного сигнала осуществляется в соответствии с кодом, поступающим на адресный управляющий вход. 3. Методика выполнения работы. 3.1. Загрузить файл

T_KP7.DWG. Для

вызова диалогового

окна

необходимо нажать клавишу Alt, и, продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

В строке ввода наберите T_KP7 и нажмите Enter. 3.3. На экране появится схема мультиплексоров.

Обозначения элементов приведены ниже

3.4. Перейдите в режим симуляции. Для этого последовательно нажмите клавиши Alt+S, 1 или выберите мышью в меню Simulate пункт 1 Simulate. 3.5. В

появившемся

моделирования

диалоговом

введите

данные

окне в

установки

соответствии

параметров с

заданием,

полученным от преподавателя (пример ввода данных приведен ниже).

3.6. Для распечатки временной диаграммы нажмите курсором мыши на кнопку

Simulate.

На

экране

появится

временная

следующего вида:

3.7. Выйдите из режима симуляции, нажав клавишу ESC.

4. Содержание отчёта. Отчет должен содержать: 4.1. Схемы исследуемых мультиплексоров. 4.2. Временные диаграммы работы мультиплексоров. Литература: [1], [2]. [4].

диаграмма

Работа 7. Исследование сдвигающих регистров .

1. Цель работы Освоение методики реализации и исследования сдвигающего регистра. 2. Основные теоретические положения Сдвигающие m-разрядные регистры с параллельной записью (загрузкой) данных Dm-1, ..., D0 всегда имеют последовательный вход SI (Serial Input) ввода данных DS и последовательный выход SO (Serial Output). Такие регистры

могут

быть

двух

типов:

с

параллельным

входом

и

последовательным выходом (PI/SO – Parallel Input/Serial Output) или с параллельным

входом

и

параллельным

выходом

(PI/PO

–

Parallel

Input/Parallel Output). Параллельная загрузка данных может быть как синхронной, так и асинхронной потенциальной. Для мультиплексирования функций (сдвиг и загрузка), выполняемых регистрами,

необходимо

использовать

дополнительные

управляющие

сигналы. Один управляющий сигнал L (Load - загрузка) позволяет включать два режима работы регистра: L = 0 – последовательный ввод и сдвиг данных, L = 1 – синхронная параллельная загрузка данных. При асинхронной потенциальной загрузке данных сдвигающие регистры строятся на D/D-Lтриггерах. 531ИР12 (74195) – 4-разрядный сдвигающий регистр типа PI/PO с синхронной параллельной загрузкой данных, асинхронным потенциальным _ сигналом R сброса регистра в нулевое состояние и входами последовательно__

__

го ввода данных JS и KS (при JS = KS получается вход DS).

3. Методика выполнения работы. 3.1. Загрузить

файл

T_IR12.DWG.

Для

вызова

диалогового

окна

необходимо нажать клавишу Alt, и, продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

В строке ввода наберите T_IR12 и нажмите Enter. 3.2. На экране появится схема сдвигающего регистра.

Обозначения элементов приведены ниже

3.3. Перейдите в режим симуляции. Для этого последовательно нажмите клавиши Alt+S, 1 или выберите мышью в меню Simulate пункт 1 Simulate.

3.4. В появившемся диалоговом окне установки параметров моделирования введите данные в соответствии с заданием, полученным от преподавателя ( пример ввода данных приведен ниже)

3.5. Для распечатки временной диаграммы нажмите курсором мыши на кнопку Simulate. На экране появится временная диаграмма следующего вида:

3.6. Выйдите из режима симуляции, нажав клавишу ESC.

4. Содержание отчёта. Отчет должен содержать: 4.1. Схему исследуемого регистра. 4.2. Временные диаграммы работы регистра. Литература: [1], [2]. [4]

Работа 8. Исследование постоянных запоминающих устройств.

1. Цель работы Освоение методики реализации и исследования ПЗУ. 2. Основные теоретические положения Постоянные

запоминающие

устройства

(ПЗУ)

предназначены

для

хранения постоянной информации: таблиц, констант, микропрограмм и т.д. В ПЗУ информация сохраняется и при выключении источника питания, поэтому они являются энергонезависимыми. ПЗУ подразделяются на ПЗУМ, программируемые на этапе изготовления микросхем памяти с помощью маски заводом-изготовителем, а также однократно программируемые потребителем с помощью программатора (ППЗУ) и репрограммируемые ПЗУ (РПЗУ) с возможностью многократного перепрограммирования. Основными характеристиками ЗУ являются: их информационная ёмкость, быстродействие и время хранения.

3. Методика выполнения работы. 3.1. Загрузить файл T_LP184.DWG. Для вызова диалогового окна необходимо нажать клавишу Alt, и, продолжая её удерживать, нажать клавишу F, отпустить обе клавиши и нажать клавишу 2. Диалоговое окно имеет следующий вид:

В строке ввода наберите T_LP184 и нажмите Enter. 3.2. На экране появится схема ПЗУ.

3.3. Перейдите в режим симуляции. Для этого последовательно нажмите клавиши Alt+S, 1 или выберите мышью в меню Simulate пункт 1 Simulate. 3.4. В

появившемся

моделирования

диалоговом

введите

данные

окне в

установки

соответствии

параметров с

заданием,

полученным от преподавателя (пример ввода данных приведён ниже)

3.5. Для распечатки временной диаграммы нажмите курсором мыши на кнопку

Simulate.

На

экране

появится

временная

следующего вида:

3.6. Выйдите из режима симуляции, нажав клавишу ESC.

4. Содержание отчёта. Отчет должен содержать: 4.1. Схему исследуемого ПЗУ. 4.2. Временные диаграммы работы ПЗУ. Литература: [1], [2], [4]

диаграмма

СОДЕРЖАНИЕ Стр. Общие указания к выполнению лабораторных работ . . . . . . . . . . . . . . . . 3 Работа 1.Исследование статических и динамических параметров базовых логических элементов . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 Работа 2. Исследование двоичного счётчика . . . . . . . . . . . . . . . . . . . . . . . . 9 Работа 3. Исследование сумматоров . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Работа 4. Исследование синхронных триггерных устройств . . . . . . . . . . 18 Работа 5. Исследование десятичных дешифраторов . . . . . . . . . . . . . . . . . 21 Работа 6. Исследование 8-канальных мультиплексоров . . . . . . . . . . . . . . 27 Работа 7. Исследование сдвигающих регистров . . . . . . . . . . . . . . . . . . . . .32 Работа 8. Исследование постоянных запоминающих устройств . . . . . . . .36