Counter

Trường Đại Học Công Nghiệp TpHCM -Khoa Công Nghệ Điện Tử

Bài 5

MẠCH ĐẾM – CHIA TẦN SỐ I. Mục tiêu bài học Sau khi hoàn tất bài học, SV có khả năng:  Hiểu được cấu trúc của bộ đếm không đồng bộ và bộ đếm đồng bộ.  Phân biệt các kiểu đếm lên, xuống, có nhập dữ liệu.  Phân tích, sử dụng các vi mạch đếm chuyên dụng cho yêu cầu.  Áp dụng kỹ thuật quan sát / phân tích để xử lý lỗi ở mạch số II. Thiết bị sử dụng  Bộ thực hành kỹ thuật số, hoặc main board và textboard.  Đồng hồ VOM hay DVM, dao động ký hai tia, dây cắm. SL / nhóm

IC TTL

IC CMOS

Chức năng

1

74LS04

4069

6 NOT

1

74LS00

4011

4 NAND 2 ngỏ vào

1

74LS02

4001

4 NOR 2 ngỏ vào

1

74LS08

4081

4 AND 2 ngỏ vào

1

74LS32

4071

4 OR 2 ngỏ vào

1

74LS10

4023

3 NAND 3 ngỏ vào

1

74LS86

4070

4 XOR 2 ngỏ vào

2

74LS74

4013

2 D-FF

2

74LS112

4027

2JKFF

III. Nội dung thí nghiệm 1. Phân tích và thiết kế bộ đếm không đồng bộ (bộ đếm nối tiếp) © Nhiệm vụ: tìm hiểu hoạt động của bộ đếm nối tiếp dùng JK-FF 1.1. Bộ đếm lên không đồng bộ với Modulo 16 (M = 24) - Kết nối các Flip Flop thành mạch đếm như sơ đồ hình 3.1 - Nối Reset với PS0 chốt A’, nối ngỏ vào CLK với PS1 chốt A’ (hoặc chốt xung chuẩn 1Hz ở máy phát xung) - Nối các ngõ ra Q0, Q1, Q2, Q3 với các Led ở bộ Logic Indicator

Bài 3. Mạch đếm - chia tần số

- Tác động nút nhấn PS0 để Reset bộ đếm, nhấn PS1 tạo xung cho ngõ vào CLK, quan sát trạng thái ngỏ ra Q0, Q1, Q2, Q3 và Q’0, Q’1, Q’2, Q’3, tương ứng với từng xung ở ngỏ vào CLK, ghi các giá trị nhận được vào BTT 3-1. - Vẽ giản đồ xung các ngỏ ra Q0, Q1, Q2, Q3 theo xung CLK như hình 3.2.

Hình 3.1. Sơ đồ logic bộ đếm lên bất đồng bộ Mod 16 Bảng 3-1. Bảng trạng thái bộ đếm lên Mod 16 CLK

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

Q0 Q1 Q2 Q3 Q’0 Q’1 Q’2 Q’3

 ↓ : cạnh xuống của xung

- Nhận xét và giải thích kết quả hoạt động của bộ đếm ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 2

Bài 3. Mạch đếm - chia tần số

Hình 3.2. Giản đồ xung bộ đếm lên Mod 16

- Nhận xét tần số xung (chu kỳ) của ngỏ ra Q 0, Q1, Q2, Q3 so với tần số (chu kỳ) xung ngỏ vào CLK ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… - Nêu nguyên tắc chung khi thiết kế bộ đếm lên không đồng bộ có M = 2 n ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… 1.2. Bộ đếm lên không đồng bộ với Mod 12 (23< M <24) - Kết nối các Flip Flop thành mạch đếm như sơ đồ hình 3.3 - Nối ngỏ vào CLK với PS1 chốt A’ (hoặc chốt xung chuẩn 1Hz ở máy phát xung) - Nối các ngõ ra Q0, Q1, Q2, Q3 với các Led ở bộ Logic Indicator - Nhấn PS2 tạo xung cho ngõ vào CLK, quan sát trạng thái ngỏ ra Q 0, Q1, Q2, Q3 tương ứng với từng xung ở ngỏ vào CLK, ghi các giá trị nhận được vào Bảng 3-2. - Vẽ giản đồ xung các ngỏ ra Q0, Q1, Q2, Q3 theo xung CLK như hình 3.4.

Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 3

Bài 3. Mạch đếm - chia tần số

Hình 3.3. Sơ đồ logic bộ đếm lên bất đồng bộ Mod 12 Bảng 3-2. Bảng trạng thái bộ đếm lên Mod 12 CLK

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

Q0 Q1 Q2 Q3

 ↓ : cạnh xuống của xung

- Nhận xét và giải thích kết quả hoạt động nhận được ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ………………………………………………………………………………………

Hình 3.4. Giản đồ xung bộ đếm lên Mod 12 Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 4

Bài 3. Mạch đếm - chia tần số

- Nhận xét tần số xung (chu kỳ) của ngỏ ra Q0, Q1, Q2, Q3 so với tần số (chu kỳ) xung ngỏ vào CLK ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… - Nêu nguyên tắc chung khi thiết kế bộ đếm lên không đồng bộ có 2n-1<M < 2n …………………………………………………………………………………… …………………………………………………………………………………… ……………………………………………………………………………………. ……………………………………………………………………………………. ……………………………………………………………………………………. …………………………………………………………………………………….. - SV tự thiết kế và thực hiện bộ đếm lên với M = 10. Vẽ sơ đồ vào hình 3.5

Hình 3.5. Sơ đồ bộ đếm lên Mod 10

-

Lắp mạch và kiểm tra kết quả.

-

Nối ngõ ra Q0, Q1, Q2, Q3 tương ứng với các chốt 1,2,4,8 của bộ chỉ thị Led 7 đoạn. Quan sát trạng thái đèn Led ứng với ngõ vào CLK; bộ đếm Mod 10 còn được gọi tên là gì? Tại sao? ……………………………………………………………………………………..

Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 5

Bài 3. Mạch đếm - chia tần số

1.3. Bộ đếm xuống không đồng bộ với M = 16

Hình 3.6. Sơ đồ logic bộ đếm xuống bất đồng bộ Mod 16

- Kết nối các Flip Flop thành mạch đếm như sơ đồ hình 3.6 - Nối Reset với PS1 chốt A’, nối ngỏ vào CLK với PS2 chốt A’ (hoặc chốt xung chuẩn 1Hz ở máy phát xung) - Nối các ngõ ra với các Led ở bộ Logic Indicator - Tác động nút nhấn PS0 để Reset bộ đếm, nhấn PS1 tạo xung cho ngõ vào CLK, quan sát trạng thái ngõ ra Q0, Q1, Q2, Q3 và Q’0, Q’1, Q’2, Q’3, tương ứng với từng xung ở ngỏ vào CLK, ghi các giá trị nhận được vào BTT 3-3. Bảng 3-3. Bảng trạng thái bộ đếm lên Mod 16 CLK

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

↓

Q0 Q1 Q2 Q3 Q’0 Q’1 Q’2 Q’3

 ↓ : cạnh xuống của xung

- Nhận xét giải thích kết quả hoạt động của bộ đếm ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 6

Bài 3. Mạch đếm - chia tần số

- Vẽ giản đồ xung các ngỏ ra Q0, Q1, Q2, Q3 theo xung CLK như hình 3.7.

Hình 3.7. Giản đồ xung bộ đếm lên Mod 12

- Nhận xét tần số xung (chu kỳ) của ngỏ ra Q0, Q1, Q2, Q3 so với tần số (chu kỳ) xung ngỏ vào CLK ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… - Nêu nguyên tắc chung khi thiết kế bộ đếm lên không đồng bộ có M = 2 n …………………………………………………………………………………… …………………………………………………………………………………… 1.4. Bộ đếm xuống không đồng bộ Mod 10 -

SV thiết kế và thực hiện bộ đếm xuống không đồng bộ M = 10, vẽ vào hình 3.8

Hình 3.8. Sơ đồ logic bộ đếm xuống bất đồng bộ Mod 10 Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 7

Bài 3. Mạch đếm - chia tần số

1.5. Bộ đếm lên-xuống không đồng bộ Mod 8

Hình 3.9. Sơ đồ logic bộ đếm lên / xuống bất đồng bộ Mod 8

- Kết nối các FF thành mạch đếm như hình 3.9 - Nối Reset với PS0 chốt A’, nối ngỏ vào CLK với với PS1 chốt A’ (hoặc chốt xung chuẩn 1Hz ở máy phát xung) - Nối các ngõ ra Q0, Q1, Q2 với các Led ở bộ Logic Indicator - Đặt Up/Down = 0, tác động Reset, tác động nút PS1, quan sát trạng thái ngỏ ra Q0, Q1, Q2 tương ứng với xung ngỏ vào CLK. - Đặt Up/Down = 1, tác động nút PS1, quan sát trạng thái ngỏ ra Q0, Q1, Q2 tương ứng với xung ngỏ vào CLK. - Nhận xét giải thích kết quả hoạt động nhận được. ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… ……………………………………………………………………………………… - SV tìm hiểu thêm một phương án thực hiện mạch đếm lên xuống không đồng bộ Mod 16 (không sử dụng cổng mạch logic cổng XOR). Vẽ sơ đồ logic vào hình 3.10. Thực hiện mạch và kiểm chứng kết quả.

Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 8

Bài 3. Mạch đếm - chia tần số

Hình 3.10. Sơ đồ logic bộ đếm lên / xuống bất đồng bộ Mod 16

2. Phân tích và thiết kế bộ đếm đồng bộ (bộ đếm song song) © Nhiệm vụ: tìm hiểu hoạt động của bộ đếm song song dùng JK-FF 2.1. Phân tích bộ đếm lên đồng bộ Mod 16 - Tham khảo sơ đồ logic mạch đếm đồng bộ Mod 16 như hình 3.11

Hình 3.11. Sơ đồ logic bộ đếm đồng bộ Mod 16

- Nối Reset với PS0 chốt A’, nối ngỏ vào CLK với PS1 chốt A’ (hoặc chốt xung chuẩn 1Hz ở máy phát xung) - Nối các ngõ ra Q0, Q1, Q2, Q3 với các Led ở bộ Logic Indicator - Tác động nút nhấn PS0 để Reset bộ đếm, nhấn PS1 tạo xung cho ngõ vào CLK, quan sát trạng thái ngỏ ra Q0, Q1, Q2, Q3 tương ứng với từng xung ở ngỏ vào CLK Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 9

Bài 3. Mạch đếm - chia tần số

- Nhận xét: khi xung Ck tích cực thì: ……………………………………………………………………………………… ………………………………………………………………………………… - Xác định hàm kích thích ngỏ vào cho tất cả FF: o J0 = ………………………….; K0 = ………………………….; o J1 = ………………………….; K1 = ………………………….; o J2 = ………………………….; K2 = ………………………….; o J3 = ………………………….; K3 = ………………………….; - Đối với mỗi JKFF, thay thế các ngõ vào J và K bằng phương trình đặc tính của FF, sinh ra phương trình trạng thái kế xác định nội dung FF, theo trạng thái hiện tại: o Q+0 = ………………………………………………………….. o Q+1 = ………………………………………………………….. o Q+2 = ………………………………………………………….. o Q+3 = ………………………………………………………….. -

Từ phương trình trạng thái kế, lập bảng trạng thái kế (bảng chuyển trạng thái) Bảng 3-4. Bảng chuyển trạng thái của bộ đếm đồng bộ Mod 16 Trạng thái hiện tại Trạng thái kế Q3 Q2 Q1 Q0

-

Q +3 Q +2 Q +1 Q +0

Trạng thái hiện tại Trạng thái kế Q3 Q2 Q1 Q0

Q +3 Q +2 Q +1 Q +0

Vẽ giản đồ trạng thái của bộ đếm vào hình 3.12

Hình 3.12. Giản đồ trạng thái bộ đếm đồng bộ Mod 16 Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 10

Bài 3. Mạch đếm - chia tần số

Vẽ giản đồ xung cho các ngõ vào và ra của các JKFF CLK

Reset

J0

K0

Q0

J1

K1

Q1

J2

K2

Q2

J3

K3

Q3

Hình 3.13. Giản đồ xung bộ đếm đồng bộ Mod 16

2.2. Thiết kế và thực hiện bộ đếm đồng bộ: - Xây dựng mạch đếm đồng bộ ba bit có giản đồ trạng thái đếm như hình 3.14 (có thể chọn JK-FF tích cực cạnh xuống 74112 và các cổng logic AND 7408, NAND 7400, OR 7432). - Mạch có 8 trạng thái ta chọn 3 FF, gọi tên ba bit ngõ ra là Q A, QB, QC là ngõ ra các FFA, FFB, FFC - Thiết lập bảng trạng thái mã hóa theo bảng 3-5 Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 11

Bài 3. Mạch đếm - chia tần số

Hình 3-14. Sơ đồ trạng thái bộ đếm 3 bit Bảng 3-5. Bảng chuyển trạng thái Trạng thái hiện tại Trạng thái kế tiếp QA QB QC

Q +A Q +B Q +C

- Thành lập bìa Karnaugh trạng thái kế cho FFA, FFB, FFC

- Kết hợp bìa K trạng thái kế trên và bảng kích thích FF, lập bìa K cho mỗi ngõ vào J và K cho FFA, FFB, FFC

Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 12

Bài 3. Mạch đếm - chia tần số

- Rút gọn bìa K cho mỗi ngõ vào Ji và Ki, được các phương trình: o J0 = ………………………….; K0 = ………………………….; o J1 = ………………………….; K1 = ………………………….; o J2 = ………………………….; K2 = ………………………….; - Xây dựng sơ đồ logic cho mạch

Hình 3-15. Sơ đồ logic bộ đếm đồng bộ 3 bit - Lắp mạch và kiểm tra kết quả. IV. Bài tập mở rộng

Tài liệu hướng dẫn thí nghiệm Kỹ Thuật Số

Trang 13