Сборник лабораторных работ по схемотехнике

МИНИСТЕРСТВО ОБЩЕГО И ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ РФ УЛЬЯНОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

СБОРНИК ЛАБОРАТОРНЫХ РАБОТ ПО СХЕМОТЕХНИКЕ

Под редакцией Куцоконя Н. С. Технические редакторы: Долгов А. А. Миронов С. В.

УЛЬЯНОВСК 2000

ОГЛАВЛЕНИЕ ЛАБОРАТОРНАЯ РАБОТА №1. Изучение лабораторного стенда и статических характеристик логических элементов

3

ЛАБОРАТОРНАЯ РАБОТА №2. Исследование работы регистров

12

ЛАБОРАТОРНАЯ РАБОТА №3. Исследование работы триггеров

16

ЛАБОРАТОРНАЯ РАБОТА №4. Исследование работы счетчиков

27

ЛАБОРАТОРНАЯ РАБОТА №5. Исследование комбинационных устройств

342

ЛАБОРАТОРНАЯ РАБОТА №6. Исследование сумматоров

38

ЛАБОРАТОРНАЯ РАБОТА №7. Исследование операционных усилителей

472

ЛАБОРАТОРНАЯ РАБОТА №8. Исследование суммирующего ОУ.

477

2

ЛАБОРАТОРНАЯ РАБОТА №1 Изучение лабораторного стенда и статических характеристик логических элементов Цель работы: ! Ознакомиться с назначением и принципом действия лабораторного стенда. ! Ознакомиться с методами измерения статических и динамических

характеристик логических элементов и исследовать их. !

Содержание работы: Исследование статических и динамических характеристик логических элементов. ОПИСАНИЕ ЛАБОРАТОРНОГО СТЕНДА Лабораторная установка УМ-1 предназначена для изучения элементов потенциальной системы ТТЛ, реализации узлов простых устройств на элементах этой системы и изучения их работы. Лабораторная установка представляет собой небольшой стенд габаритами 570*312*146 мм. Питание установки осуществляется от сети переменного тока 220 В, 50 Гц. В установке имеется блок питания, вырабатывающий стабилизированное постоянное напряжение +5±5%. Установки выполнены на микросхемах серии 155. Уровни логической “1” не менее +2,4 В “0” – не более ±0,4 В. В установке содержится следующий набор элементов потенциальной системы: 1. Логические элементы типа И-НЕ: - 2И – НЕ – 8 шт. - 3И – НЕ – 6 шт. - 4И – НЕ – 6 шт. (из них 2 шт. с повышенной нагрузочной способностью); - 8И – НЕ – 1 шт. 2. Логические элементы типа И – ИЛИ – НЕ : - 2 – 2И – 2ИЛИ – НЕ – 4 шт. (из них 2 шт. с возможностью расширения входной логики); - 2 – 2 – 2 – 3И – 4ИЛИ – НЕ – 2 шт. 3. Функциональный расширитель “И” для расширения по “ИЛИ” – 4 шт. 4. Триггерные элементы: - триггер типа JK – 4 шт. - триггер типа D – 8 шт. Входные и выходные контакты элементов выведены на лицевую панель. Сборка схемы осуществляется с помощью коммутационных проводов. Для исследования элементов и узлов на установке имеются: 1. Генератор синхроимпульсов. Генератор вырабатывает парафазную серию сигналов с частотой 1 МГц и две парафазные сери импульсов (СИ1, СИ2) с частотой 500 кГц: - СИ1 – основная серия, - СИ2 – серия, задержанная относительно основной на полловину периода.

3

2. Генератор одиночных импульсов (ГОИ) – синхронизируемый. При каждом нажатии кнопки ″ПУСК″ генератор вырабатывает один импульс отрицательной полярности и один импульс положительной полярности. Импульсы синхронизации подаются на гнездо ″СИНХР″ коммутационным проводом. 3. Элемент задержки обеспечивает задержку полаваеамого на его вход сигнала дискретно от 0,1 до 1,0 мкс с интервалом 0,1 мкс, в зависимости от положения переключателя на панели установки. Полярность импульса на выходе элемента задержки совпадает с полярностью входного импульса. 4. Тумблерный регистр (8-ми разрядный) предназначен для задания парафазным кодом логических уровней ″1″ и ″0″. Распределение потенциала на входных гнездах следующее: - тумблер включен вверх – на верхнем гнезде пары напряжение +5В (через сопротивление 1 кОм), на нижнем гнезде – 0В; - тумблер включен вниз – на верхнем гнезде пары – напряжение 0В, на нижнем +5В; 5. Лампочки индикации – 8 шт., которые могут подключаться к выходам любых элементов с помощью коммутационных проводов. Между каждым гнездом индикации у самой лампочки индикации включен специальный усилительный элемент. На лицевой панели установки эти усилительные элементы не показаны. Для удобства сборки и наладки схем на лицевой панели установки имеются: - гнезда ″корпус″ (обозначены ⊥); - гнезда ″+5В″; - гнезда для подключения осциллографа . Включение установки осуществляется с помощью тумблера ″Сеть″. При включении загорается лампочка индикации включения.

4

5

6

ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТ НА СТЕНДЕ 1. Подготовить принципиальную схему устройства так, чтобы из числа имеющих на стенде элементов выбрать те из них, которые обеспечивают минимум оборудования и минимум разъёмных соединений. 2. Включить тумблер питания, убедиться в наличии питающего напряжения и отключить его. 3. Выбрав проводники с минимальными, но приемлемыми, длинами, произвести коммутацию схемы. 4. Включить стенд с разрешения преподавателя. 5. Проверить работу схемы в статическом режиме с применением тумблерных набирателей и светодиодных индикаторов. 6. При проведении исследования работы схемы в динамическом режиме подключить осциллограф к схеме, при необходимости засинхронизировав его работу от внешнего генератора. 7. Провести измерения временных параметров схемы с помощью осциллографа и зарисовать (при необходимости) временные диаграммы. 8. Отключить питающее напряжение. 9. Разобрать схему. 10.Данные исследования занести в отчёт.

7

ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ 1. Изучить описание лабораторной работы. 2. Исследовать схемы и элементы лабораторной установки: • проверить работу генератора импульсов, для этого с помощью осциллографа измерить амплитуду, длительность и частоту следования импульсов на трёх выходах генератора Результат занести в таблицу. • проверить работу набирателя, для этого необходимо вольтметром замерить напряжение на гнёздах набирателя при различном положении тумблера и кнопки. 3. Оформить отчёт с результатом измерений. 4. Ответить на контрольные вопросы.

ОСНОВНЫЕ ПРАВИЛА ПО ТЕХНИКЕ БЕЗОПАСНОСТИ ПРИ РАБОТЕ В ЛАБОРАТОРИИ К выполнению работ в лаборатории допускаются лица, прошедшие инструктаж по технике безопасности и расписавшиеся в соответствующем журнале. При выполнении работ студентам необходимо выполнять следующие правила : работать только на указанном преподавателем рабочем месте; выполнять только ту работу и её объём, которые определены заданием и преподавателем; быть внимательным и не отвлекать от работы других студентов и сотрудников; при возникновении неисправностей лабораторного оборудования немедленно выключить питание лабораторного стенда и доложить о случившимся лаборанту или преподавателю; КАТЕГОРИЧЕСКИ ЗАПРЕЩАЕТСЯ УСТРАНЯТЬ НЕИСПРАВНОСТИ САМОМТОЯТЕЛЬНО ! не загромождать рабочее место портфелями и другими вещами, не относящимися к выполнению работы; после выполнения работы выключить питание лабораторного оборудования и сдать рабочее место лаборанту; ЗАПРЕЩАЕТСЯ : включать лабораторное оборудование без разрешения преподавателя или лаборанта; оставлять без наблюдения включенное оборудование; самостоятельно снимать ограждающие кожухи и устранять неисправности; При несчастном случае необходимо : • снять напряжение с пострадавшего и сообщить о случившимся преподователю; • оказать первую помощь пострадавшему; • вызвать по телефону 03 скорую помощь; За нарушения правил техники дисциплинарную ответственность.

безопасности

виновные

лица

несут

8

МЕТОДИКА ИССЛЕДОВАНИЯ СХЕМ Исследование элементов узлов в статическом режиме производится с помощью лампочек индикации или вольтметра. В качестве входных сигналов в этом режиме используются сигналы, задаваемые с помощью тумблерного регистра и сигналы генератора одиночных импульсов. Результаты исследований оформляются в виде таблицы, в которой указываются входные и выходные сигналы. В динамическом режиме определяются такие параметры логических элементов, как время задержки распространения сигнала и длительность фронта выходного сигнала. Задержка распространения сигнала измеряется при переходе выходного сигнала от низкого уровня к высокому (положительный фронт или фронт) и при перехода от высокого уровня к низкому (отрицательный фронт или срез). Задержка распространения ( tздр , далее обозначается просто t ) определяется как интервал времени между фронтом входного и выходного сигнала, измеренного по уровню 0.5. Длительность фронтов измеряется по уровням 0.1 и 0.9. В паспортных данных логических элементов указываются предельные значения времен задержки и длительности фронтов, т.е. для любого элемента данного типа его динамические параметры не будут превышать указанных при любых допустимых изменениях фронтов входных сигналов и нагрузок. Вместе с тем существенное влияние на время задержки реального логического имеют его «висящие входы», которые рекомендуется подключать к источнику входного сигнала или к постоянному уровню напряжения. Исследования элементов и узлов в динамическом режиме производится с помощью осциллографа. В качестве входных сигналов в этом режиме используются сигналы генератора синхроимпульсов, а также сигналы, задаваемые с помощью тумблеров и генератора одиночных импульсов. При этом необходимо обратить внимание на синхронизацию осциллографа. Синхронизация должна быть «внешней». В качестве сигналов синхронизации осциллографа рекомендуется использовать сигналы, действующие один раз за период работы схемы. На осциллографах должны быть указаны масштаб по времени и напряжению. Перед проведением испытаний целесообразно убедиться в исправности используемых элементов и проводов.

МЕТОДИКА НАЛАДКИ, ПОИСКА И УСТРАНЕНИЯ НЕИСПРАВНОСТЕЙ Для большинства лабораторных работ характерна работа студентов по синтезу и сборке изучаемого и сборке изучаемого и исследуемой схемы узла. Естественно, что такой процесс сопровождается ошибками. Это приводит к необходимости наладки схемы, где требуется найти ошибки и исключить их влияние на правильную работу схемы. Рекомендуется пользоваться следующей методикой наладки, поиска и устранения неисправностей. Наладка схемы связана с поиском неисправностей и их устранением. Этот этап довольно трудоемок, поскольку причины неисправностей разнообразны. Если обеспечены нагрузочные способности элементов, то можно выделить следующие причины неправильной работы цифровой схемы:

9

-

допущены ошибки при коммутации схемы; в схеме имеются отказавшие (неисправные) элементы; отсутствуют контакты в соединениях; допущена ошибка на этапе синтеза (проектирования) логической структуры исследуемой схемы. Наладку схемы целесообразно проводить в статическом режиме. Последовательность исследования схемы в статическом режиме дложна быть следующей. На вход исследуемой схемы подключить ГОИ. Схему с помощью тумблерного регистра устанавливают в начальное состояние. Затем нажатием кнопки ГОИ подают одиночные импульсы на вход схемы, тем самым реализуют переход схемы из одного устойчивого состояния в следующее. Правильность перехода схемы из одного устойчивого состояния в другое проверяют по лампочкам индикации состояния триггеров схемы.

ВАРИАНТЫ ЗАДАНИЙ Для логических элементов получить таблицы истинности, списывающие их выходы для различных наборов входных сигналов, определить время задержки распространения сигнала или длительность фронта выходного сигнала (в зависимости от варианта). № 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

Элемент 2И – НЕ 2–2–2–3И-4ИЛИ-НЕ 4И – НЕ 2-2И-2ИЛИ-НЕ 3И – НЕ JK – триггер 8И – НЕ D – триггер 2–2–2–3И-4ИЛИ-НЕ 2И – НЕ 4И – НЕ 2–2–2–3И-4ИЛИ-НЕ 8И – НЕ D – триггер 2-2И-2ИЛИ-НЕ 3И – НЕ 4И – НЕ 8И – НЕ JK – триггер D – триггер 2-2И-2ИЛИ-НЕ 3И – НЕ JK – триггер 2И – НЕ

Определяемые параметры Время задержки Таблица истинности Длительность фронта Таблица истинности Время задержки Таблица истинности Длительность фронта Таблица истинности Время задержки Таблица истинности Время задержки Длительность фронта Таблица истинности Длительность фронта Время задержки Длительность фронта Таблица истинности Время задержки Время задержки Время задержки Длительность фронта Таблица истинности Длительность фронта Длительность фронта

10

Отчет по работе включает в себя: - условные графические обозначения элементов; - параметры исследованных элементов.

КОНТРОЛЬНЫЕ ВОПРОСЫ. 1. Каково назначение всех органов управления, индикации и контроля на пульте? 2. Как проводится испытание схем в статическом режиме? Какие сигналы подавать на вход и как контролировать выходные сигналы? 3. Как производится испытание схем в динамическом режиме? Какие сигналы подавать на вход, как контролировать входные сигналы? 4. Как определить неисправность схемы? 5. Как определить неисправность коммутационных проводов? 6. Какие сигналы могут быть использованы при синхронизации осциллографа? Какой должна быть его полоса пропускания? 7. Каковы фронт и срез сигналов? Каковы задержки элементов? 8. Что такое парафазный сигнал? 9. Объясните принцип работы базового элемента ТТЛ и ТТЛШ? 10.Каково назначение транзисторов и диода в схеме элемента? 11.Можно ли соединить выходы двух элементов ТТЛ?

11

ЛАБОРАТОРНАЯ РАБОТА №2 Исследование работы регистров

Цель работы: • •

Ознакомится с назначением и принципом действия регистров. Ознакомиться с практической схемой сдвигового регистра и исследовать его.

Содержание работы : Исследование реверсивного регистра в статическом и динамическом режимах. Краткие теоретические сведения. Регистр - это узел вычислительной машины, который служит для хранения чисел и команд, регистры могут быть одноразрядными и много разрядными. По функциональному значению регистры делятся на регистры памяти или статические и регистры сдвига или динамические. Регистры памяти осуществляют приём и хранение чисел только в параллельном коде и представляют собой набор триггеров, в ряде случаев имеющие общие схемы синхронизации. Количество триггеров определяет разрядность регистра памяти. В зависимости от входов, реализованных в используемых триггерах, регистр осуществляет выдачу хранимого кода в памяти, инверсном или парафозном коде. Для построения регистров используются RS-тригеры, D-триггеры и JKтриггеры. Сдвиговые регистры осуществляют не только хранение, но и как следует из названия, сдвиг хранящихся в них данных. Они используют для преобразования последовательного кода числа в параллельный и ,наоборот, для сдвигов кодов чисел на определённое количество разрядов вправо или в лево, что бывает необходимо при нормализации чисел. Для реализации этих функций в сдвиговых регистрах информационные входы триггеров связаны с соответствующими выходами других триггеров, входящих в регистр. Регистр работает следующим образом: с приходом положительного импульса синхронизации (или тактового импульса) первый триггер перейдёт в нулевое состояние, так как на вход D до прихода импульса синхронизации поступал нулевой сигнал. Во второй триггер будет записываться состояние первого и так далее, в каждый следующий триггер будет записываться состояние предыдущего. Следовательно, число в регистре будет сдвинуто на бит числа. Под действием каждого последующего импульса синхронизации на выходе регистра (выход последнего триггера) получаем поочерёдно каждый разряд записанного числа, начиная с младшего, т.е. в последовательном коде. Поэтому сдвиговые регистры иногда называются последовательными. Регистры, в которых сдвиг информации может быть осуществлён как вправо, так и влево называются реверсивными и направление сдвига числа зависит от управляющего сигнала. Для реализации реверсивных регистров обычно используют два сигнала направления и на вход триггеров регистра помещается логический элемент 2И-ИЛИ-НЕ.

12

DS

Q0

Сдвиг по C1

D TT0 DS C

C1 D T C

D T C

D T C

D T C

Сдвиг

Q1 D TT1 C

Q2 D TT2 C DS RG Q0 Q1 C Q2 Q3

Q3 D TT3 C

Рис. 1


SL PL SR

Di

C R &

1

&

i

&

DR : A Y Qi

D TT
Z

B DL

Рис. 2

Регистр работает следующим образом: допустим, что в регистре записано двоичное число 010. При наличии управляющего сигнала «Сдвиг вправо» с приходом положительного импульса синхронизации (или тактового импульса) триггер Т2 останется в нулевом состоянии, т.к. на вход D через элементы ИИЛИ-НЕ до прихода импульса синхронизации поступал нулевой сигнал. По этой же причине T1 будет переключён в нулевое состояние, а триггер T0 - в единичное, т.к. на вход D поступал единичный сигнал. Таким образом, число в регистре будет сдвинуто на один разряд вправо. С приходом второго импульса синхронизации триггеры T2 и T1 останутся в нулевом состоянии, а T0 будет переключён из единичного состояние в нулевое. На входе регистра под действием каждого импульса синхронизации получаем поочерёдно каждый разряд записанного числа, начиная с младшего, т.е. в последовательном коде. Таким образом реверсивный регистр работает аналогично однонаправленному 13

сдвиговому регистру за исключением наличия дополнительных входов направления сдвига. Сдвиговые регистры можно построить так, чтобы при считывании в них сохранялась ранее записанная информация. При считывании числа из сдвигового во все его триггеры устанавливаются в состояние нуля, то есть информация в них не сохраняется после считывания. Если же иметь цепь связи старшего разряда с младшим, то при прохождении тактовых импульсов код каждого разряда будет последовательно поступать не только на выходы регистра, но и на вход старшего разряда (при сдвиге вправо) для перезаписи. Благодаря этому при непрерывном поступлении тактовых импульсов записанное число в регистре будет циркулировать, т.е. информация не потеряется. Регистры такого типа называются кольцевыми. Сдвиговые регистры реализованы в виде интегральных микросхем обычно имеют дополнительные входы для записи параллельного кода и одновременного сброса всех триггеров в нулевое состояние. Для этого обычно используются асинхронные R и S входы триггеров, поэтому эти функции являются приоритетными. Временные параметры интегральных микросхем регистров определяются триггерами на основе которых построены регистры, поэтому их временные параметры совпадают. Лабораторные задания Из элементов лабораторного макета следует собрать функциональную схему реверсивного регистра, выполненного на основе D- триггеров и элементов ИИЛИ-НЕ с цепями записи чисел, приведенную на рисунке 2 Здесь запись в регистры осуществляется за два такта: в первом такте все триггеры регистра сбрасываются в ноль сигналом R, а во втором такте происходит собственно запись. Управление записью осуществляется с помощью входных элементов И-НЕ, так как D- триггер имеет инверсные установочные входы. На элемент И-ИЛИ-НЕ подаются через DL и DR предыдущий и последующий соответственно разряды числа. А по одной из входных шин SL или SR сигнал, который является управляющим и переводит регистр в состояние сдвига вправо или влево соответственно. В случае, если по обоим шинам не поступает управляющего сигнала, то регистр переходит в режим записи числа. При этом каждый триггер регистра либо будет переключен в единичное состояние, либо останется в нулевом. Записанный код числа может хранится сколь угодно до тех пор, пока не будет погашен новым сигналом R. Выдача записанного числа в параллельном коде с выхода триггеров осуществляется аналогично записи (на схеме не показано). Записанное число может быть выдано в прямом или обратном коде в зависимости от его знака. Конкретное задание по типу исследуемого регистра представлено в таблице 1. Отчёт по работе включает в себя : • принципиальная электрическая схема исследованного регистра ; • временные диаграммы работы регистра ; • параметры аналогов исследования регистра, реализованных в виде интегральных микросхем.

14

Контрольные вопросы : 1. Для чего предназначены регистры и каких типов они бывают ? 2. Начертить схему цепи сдвига реверсивного регистра и пояснить его работу. 3. На каких триггерах могут быть реализованы регистры ? 4. Какие регистры называются кольцевыми ? 5. Перечислите временные параметры регистров . 6. Объясните принцип работы регистра ИР1. 7. Объясните принцип работы регистра ИР13. 8. Объясните принцип работы регистра ИР26.

Табл. 1

вариант 1 2 3 4 5 6 7 8 9 10 11 12 13 14

задание регистр сдвига на один разряд вправо на три разряда вправо на два разряда вправо на два разряда влево на восемь разрядов влево на четыре разряда влево на три разряда влево на четыре разряда вправо на один разряд влево на восемь разрядов вправо на шесть разрядов вправо на пять разрядов влево на семь разрядов вправо на шесть разрядов влево

15

ЛАБОРАТОРНАЯ РАБОТА №3 Исследование работы триггеров Цель работы: • Ознакомиться с назначением и принципом действия триггеров • Ознакомиться с практическими схемами RS, D и JK триггеров и исследовать их. Содержание работы: Исследование триггеров в статическом режиме. 1. Краткие теоретические сведения Триггер – это логическая схема с положительной обратной связью, имеющая два устойчивых состояния, которые называются единичным и нулевым и обозначаются 1 и 0. Перевод триггера в единичное состояние производится путем воздействия на его вход и называется установкой (set) триггера. Устанавливающий сигнал и вход на который он воздействует обозначают S. Перевод триггера в нулевое состояние называют сбросом (reset), а соответствующий вход и сигнал обозначают R. Схема простейшего триггера получается, если включить кольцом два элемента ИЛИ – НЕ. Такой триггер имеет два входа R и S, два выхода Q и Q и называется RS триггером. Его обозначение на функциональных схемах показано на рис.1.

Рис.1. RS триггер на элементах ИЛИ – НЕ. Пока на обоих управляющих входах R и S уровни сигналов не активны, в данном случае равны 0, триггер находится в одном из двух устойчивых состояний. Если значение сигналов на выходе Q равно 1, то, как видно из схемы, этот единичный сигнал, поступая по цепи обратной связи на вход элемента 2, вызывает появление на выходе Q сигнала с нулевым уровнем. В свою очередь нулевой уровень выхода Q, поступая на вход элемента 1, поддерживает Q в состоянии 1. Иначе говоря, при входных сигналах R и S, равных 0, появившаяся по любой причине на выходе Q единица по цепи обратной связи будет сама себя поддерживать сколь угодно долго. Когда на прямом выходе Q сигнал равен 1, говорят, что триггер находится в состоянии 1 или что он установлен. В силу симметрии схемы она будет столь же устойчива в своем противоположном – нулевом состоянии, когда уровень на выходе Q равен 0, а уровень на инверсном выходе Q равен 1. В этом случае говорят, что триггер сброшен или погашен. Когда оба управляющих сигнала R и S неактивны, режим называют режимом хранения. 16

После окончания входного сигнала триггер способен сохранять свое новое состояние также сколь угодно долго. Говорят, что триггер запоминает входной сигнал. Это специфическое и очень важное свойство триггера, отличающее его от всех ранее рассмотренных схем, не имевших обратных связей: после исчезновения входного сигнала выходной сигнал в тех схемах также исчезал. Характерно, что оба элемента триггера переключаются не одновременно, а последовательно, друг за другом. Если построить временную диаграмму работы триггера, то из нее видно, что существуют моменты времени, когда на прямом Q и на инверсном Q выходах триггера уровни одинаковы. В то же время алгоритмы работы управляемых триггерами схем и соответственно сами эти схемы строят исходя из установившихся значений сигналов на выходах триггера, когда оба они взаимно инверсны. Поэтому управляемая триггером схема, получив на вход непредусмотренную комбинацию сигналов, сформирует на своем выходе нечто совершенно не предусмотренное алгоритмом ее работы. В дальнейшем будут рассмотрены меры, которые разработчик должен принять, чтобы возникающая при переключении триггера инверсная комбинация его выходов не приводила к сбою. По временной диаграмме можно оценить время задержки распространения t зд.р. триггера как отрезок времени, по прошествии которого на обоих выходах триггера устанавливаются правильные уровни: t зд.р. =2t. Можно оценить и минимально допустимую длительность R – и S – сигналов, ниже которой обратная связь триггера еще не успеет замкнуться и в результате выходы триггера вернутся в исходное состояние. Это значение лежит в пределах (2..3) t. Для более точной оценки необходимо знать допуски на пороги срабатывания и длительности фронтов элементов. Для триггеров, выпускаемых в виде схем средней степени интеграции, значения t зд.р. и минимальной длительности входных сигналов указывают в паспорте. Если на RS – триггер подать одновременно оба единичных сигнала, то на обоих выходах Q и Q появятся нули. Если теперь одновременно снять единицы со входов R и S, то оба элемента начнут переключаться в единичное состояние, каждый стремясь при этом оставить своего партнера в нуле. Какой элемент одержит в этом поединке победу, будет зависеть от их коэффициентов усиления, скоростей переходных процессов и ряда других неизвестных заранее факторов. Для разработчика схемы результирующее состояние триггера оказывается неопределяемым. Поэтому комбинация R = S = 1 считается запрещенной, и в обычных условиях ее не используют. В некоторых справочниках эту комбинацию даже называют неустойчивой, хотя пока она держится на входах, схема вполне устойчива. Комбинацию входов R = S = 1 допустимо применять лишь когда обеспечено не одновременное, а строго поочередное снятие R – и S– сигналов. От схем без обратных связей RS – триггер отличается еще и тем, что его выходы одновременно являются и его входами. Действительно, если на линию связи, подключенную к выходу Q триггера, находящегося в нулевом состоянии, подействует короткая единичная помеха, она одновременно подействует и на вход второго элемента триггера, что может вызвать его переключение, а это приведет к переключению всего триггера, как от обычного входного сигнала. Свойство триггера запоминать помехи, превращая их из мимолетных в постоянно действующие, в большинстве применений крайне нежелательно. Поэтому если триггер работает на линию, в которой возможны помехи, то ее

17

подключают через буферные элементы. Для повышения быстродействия эти элементы часто тоже соединяют по схеме триггера.

Рис. 2. RS – триггер на элементах ИЛИ-НЕ. Поскольку на выходах буферного триггера Т2 постоянно присутствует или R– или S – сигнал, этот триггер уже не сможет запомнить помехи и после ее окончания сразу вернется в правильное состояние. Основное назначение триггеров в цифровых схемах – хранить выработанные логическими схемами результаты. Для отсечения еще не установившихся, искаженных переходными процессами результатов, можно включить конъюнктор типа элемента С на рис. 3. Это решение оказалось очень эффективным, быстро стало типовым и побудило изготовителей триггеров ввести конъюнктор, управляемый синхросигналом, в состав триггера. Так как эта схема требует инверсного управления, чаще стала использоваться схема на основе элементов И – НЕ (рис.4). Так появились синхронные триггеры, которые переключаются в состояние, предписываемое управляющими входами, лишь по сигналу синхронизации, подаваемому на синхровход с триггера. Синхросигнал называется также синхроимпульсом, С – сигналом, С – импульсом, а синхровход – С – входом. При неактивном уровне С – сигнала синхронный триггер находится в режиме хранения и не реагирует ни на какие управляющие сигналы. Развитие идеи синхронного триггера привело к появлению разнообразных и довольно сложных триггерных устройств в которых кроме собственно RS – триггера присутствует логическая схема обработки входных сигналов, а часто еще и один – два вспомогательных триггера. Такие устройства по традиции продолжают

18

Рис. 3. Исключение помех, порожденных гонками, за счет тактирования. именовать триггерами, добавляя перед словом триггер различные буквы, обозначающие принцип функционирования всего устройства. D–триггером называют синхронный триггер, имеющий два входа: вход данных D и вход синхронизации С. D – триггер переключается только по сигналу на С – входе и при том в состояние, предписываемое D – входом. В некотором смысле он задерживает прохождение поступающего по D – входу уровня до появления С – сигнала, откуда и произошло название D – триггера (delay - задержка). Другое назначение D – триггера – сохранять данные (data), поступившие однажды по D – входу. С – сигналы в этом случае играют роль команды ЗАПИСЬ В ТРИГГЕР. RS – триггеры в своем чистом виде для хранения

19

Рис. 4. Условное обозначение (а) и функциональная схема (б) RS – триггера на элементах И –НЕ. данных непригодны и в этой роли не используются, поскольку для записи они требуют двух последовательных сигналов: гашения по R –входу и затем собственно записи по S – входу. Условное обозначение D – триггера показано на рисунке 5.

Рис. 5. Условное обозначение D – триггера типа «прозрачная защелка» На рис. 6 показан универсальный способ построения D – триггера из синхронного RS – триггера: с помощью инвертора 1 однофазный вход данных D превращается в парафазный и подается на S – и R – входы. Особенности поведения прозрачной защелки иллюстрирует диаграмма на рис. 7. Изменения D – входа при С = 0 (моменты t1, t2, t7) никак не влияют на состояние выхода Q: триггер заперт по С – входу и находится в режиме хранения. Фронт С – сигнала (момент t3 ) которое было к этому моменту на входе триггера D. При С = 1 защелка прозрачна: любое изменение на D – входе (t4 и t5) вызывает переключение выхода Q . По срезу синхросигнала (момент t6) D – триггер – защелка фиксирует на выходе то состояние, которое было на D – входе непосредственно перед этим моментом. Следующее изменение Q будет возможно только по фронту следующего синхроимпульса (момент t8). Если на С– вход подать постоянный единичный уровень, то свойство запоминания защелки проявляться никак не будет и она будет выполнять функции обычного буферного усилителя мощности в такте передачи данных.

20

Рис. 6. Универсальный способ построения D – триггера из синхронного RS – триггера. Существуют D – триггеры, в которых параллельно С – сигналу на входные вентили заведен еще один разрешающий сигнал – V – сигнал (от V – клапан), как показано штриховой линией на рис. 8.

Рис. 7. Пример временной диаграммы работы D – триггера – защелки. Такие триггеры называют DV – триггерами. Разрешением на прием D – уровня является конъюнкция сигналов на C – и V – входах. Чтобы процесс фиксации состояния D – входа прошел без сбоев, т. е. был бы однозначно предсказуем, переходной процесс в схеме защелки, вызванный срезом С – сигнала, не должен накладываться на переходной процесс, вызванный переключением D – входа. Это значит, что всякие изменения состояния D – входа должны прекратиться за некоторое время до среза С – сигнала, называемое временем подготовки (setup time) tпд, и могут снова начинаться после среза С – сигнала не ранее чем через время выдержки (удержания)(hold time) tвд. Эти временные отрезки показаны на рис. 9.

21

Рис. 8. Вариант схемы «прозрачной защелки».

Рис. 9. Основные временные характеристики. В зависимости от конкретных значений порогов переключения и длительностей фронтов их можно оценить как tпл = (1…2)t, tвд = (0…1)t. Таким образом, временными параметрами D – триггеров – защелок являются: времена задержки распространения по трактам вход С – выходы и вход D – выходы; время подготовки по D – входу; минимальная длительность С – импульса; время выдержки по D – входу; минимальная длительность С – импульса; время задержки по D – входу; для схем, в которых возможны гонки по входу – еще максимальная длительность фиксирующего среза С – сигнала. На рис. 10 показана схема, состоящая из двух последовательно включенных синхронных RS – триггеров, первый из которых называется ведущим или М – триггером (от master – хозяин), а второй – ведомым или S – триггером (от slave - раб). Благодаря общему синхросигналу С вся схема

22

функционирует как единое целое и называется двухступенчатым или МS – триггером (master – slave flip – flop). Из временной диаграммы (рис. 11)

Рис. 10 Двухступенчатый RS – триггер.

Рис. 11. Временная диаграмма работы двухступенчатого RS – триггера. Видно, что информация, задаваемая уровнями на входах S и R, по фронту С – сигнала принимается в М – триггер, но в течение всего времени, пока С – сигнал равен 1, не проходит в S – триггер, поскольку его входные конъюнкторы 5 и 6 в это время _перекрыты инверсией С – сигнала, сигналом С. Они откроются лишь при С=1, т. е. на срезе С – сигнала, и только тогда S – триггер

23

примет состояние М – триггера. Сказанное иллюстрирует очень важное отличие МS – триггера от триггера – защелки: МS – триггер, собранный по МS – схеме, непрозрачен по управляющим R – и S – выходам ни при С=0, ни при С=1. Каждая ступень его сама по себе прозрачна, но включены ступени последовательно, и какая-нибудь из них всегда оказывается запертой – или синхросигналом, или его отсутствием. Таким образом, в этом МS – триггере при С=1 (и тем более при С=0) никакое изменение на управляющем входе не может само по себе, без переключения С – сигнала, проникнуть на выход. Триггер может изменить состояние выхода только по срезу с – сигнала. Свойство непрозрачности МS – триггера использовано для построения инверсного и широко применяемого JK – триггера, схема которого показана на рис. 12.

Рис. 12. Двухступенчатый JK – триггер с инвертором в цепи синхронизации. JK – триггер – это непрозрачный триггер, выходы которого петлями инвертирующих обратных связей (накрест) заведены на входные конъюнкторы 1 и 2. Внешние выходы самого триггера при этом принято уже называть не S и R, а J и K. При J = K =0 С – сигнал не может открыть входные элементы 1 и 2, и триггер находится в режиме хранения. При J = 1, K = 0 синхросигналом может быть открыт лишь элемент 1 и только при условии, что перед поступлением С – сигнала на выходе триггера был 0 (Q = 0, Q = 1). Тогда по срезу синхросигнала триггер переключится в 1. Если же до синхросигнала был в 1, то он так и останется в 1. Таким образом, J – вход выполняет функции синхронизированного S – входа. В силу симметрии схемы легко показать, что K – вход выполняет функции синхронизированного R – входа, переводя триггер в 0. Таким образом, при разноименных уровнях на J – и K – входах JK – триггер ведет себя как синхронный непрозрачный RS – триггер. Существенно отличным от RS – триггера является поведение JK – триггера при J = K =1. Для RS – триггера такое состояние входов запрещено. Диаграмма работы JK – триггера в этом режиме показана на рис. 13.

24

Рис. 13. Временная диаграмма работы двухступенчатого JK – триггера при J = K = 1. При любом состоянии триггера сигналы обратной связи открывают для С– сигнала именно тот входной конъюнктор, пройдя через который, С – сигнал переведет триггер в противоположное состояние. Таким образом, при J = K = 1 по срезу каждого сигнала JK – триггер меняет состояние своих выходов на противоположное. Это так называемый счетный режим, или Т- режим работы триггера (от toggle - кувыркаться). Временными параметры JK – триггер, да и вообще любого непрозрачного триггера являются: задержка распространения от синхровхода до выхода (или до каждого из выходов); времена подготовки и выдержки по управляющим, в данном случае по J – и K – входам; минимально допустимая длительность С – сигнала; минимально допустимый период следования С – сигналов; для схем, в которых возможны гонки по С – входу, еще и максимально допустимая длительность фронтов С – сигнала. Непрозрачные триггеры кроме штатных входов – синхровхода С и управляющих входов D, J, K часто дополняют независимыми от них R – и S – входами. При этом схема строится так, что R – и S – входы имеют приоритет в своем воздействии на триггер по отношению к штатным входам, т. е. R – или S – входы устанавливают диктуемое ими состояние триггера независимо от сигналов, поступающих в это время на штатные входы, в том числе и на вход С. Поэтому такие R - и S – входы называют асинхронными. По окончании асинхронного сигнала установленное им состояние сохраняется вплоть до очередного активного фронта С – сигнала. По этому фронту триггер срабатывает уже в соответствии с этим с этим установленным состоянием и с действующими в данный момент уровнями на штатных управляющих входах. Существенно, что асинхронными входами, т. е. входами, результат действия которых не зависит от уровня С – сигнала, можно снабдить лишь непрозрачные триггеры. Прозрачная защелка, например, не сможет сохранить установленное 25

R- входом состояние, если R – сигнал окончился во время действия С – сигнала, поскольку из-за прозрачности не ее выходе тут же установится уровень D – входа. Прозрачность – свойство триггера при активном уровне С – сигнала адекватно в соответствии с его типом (например, RS) отслеживать на выходе все переключения управляющих входов; если это D – триггер, то просто повторять состояния D – входа. Можно сказать, что прозрачный триггер при активном С – уровне ведет себя как асинхронный. Встречающиеся в некоторых источниках термины «триггер, переключаемый уровнем» или «триггер со статическим входом» при их правильном употреблении эквивалентны термину «прозрачный триггер». Прозрачность в таком понимании может быть лишь свойством триггера, переключаемого передним фронтом С – сигнала, ибо если триггер переключается только на заднем фронте, то для проявления свойства прозрачности у него в силу определения просто не останется времени. Непрозрачность – свойство триггера даже при активном уроне С – сигнала не передавать на выход изменений управляющих входов, происшедших вскоре после переключающего фронта С – сигнала, вплоть до поступления очередного переключающего фронта. Если переключающий фронт – задний, то сразу после него уровень С – сигнала становится пассивным. Этого уже достаточно, чтобы никакие изменения управляющих уровней, происшедшие вскоре после переключающего фронта, не проникли на выход триггера. Поэтому, чтобы триггер имел статус непрозрачного, от него требуется, чтобы после окончания изменений на входе установившиеся состояния управляющих уровней не попали на выход даже тогда, когда синхросигнал снова станет активным, вплоть до поступления его заднего, т. е. переключающего фронта.

2. Лабораторные задания Собрать и исследовать схемы синхронных RS, D, и JK триггеров, выбор конкретных реализаций схем триггеров производится самими обучаемыми. Отчет по лабораторной работе включает в себя: - принципиальные электрические схемы исследованных триггеров; - временные диаграммы работы триггеров

26

Варианты заданий 1 2 3 4 5 6 7 8 9 10 11 12 13 14

RS – триггер на элементах ИЛИ – НЕ (рис.1) RS – триггер на элементах И – НЕ (рис.4) D – триггер, полученный из универсального RS – триггера (рис.6) Вариант D – триггера приведенный на рис.8 DV – триггер (рис.8) Двухступенчатый RS – триггер (рис.10) Шестиэлементный непрозрачный D – триггер JK – триггер, использующий большую задержку входных вентилей RS – триггер, тактируемый единичными сигналами Двухступенчатый JK – триггер с инвертором в цепи синхронизации (рис.12) RS – триггер на элементах И – ИЛИ – НЕ JK – триггер на основе RS – триггера на элементах И – НЕ JK – триггер на основе RS – триггера на элементах ИЛИ – НЕ RS – триггер с динамическим управлением

27

ЛАБОРАТОРНАЯ РАБОТА №4 Исследование работы счетчиков

Цель работы: • Ознакомиться с назначением и принципом действия счетчиков. • Ознакомиться с практической схемой двоичного реверсивного счетчика и исследовать его. • Содержание работы: Исследование двоичного счетчика в статическом и динамическом режимах. 1. Краткие теоретические сведения Счетчиком называют устройство, сигналы на выходе которого в определенном коде отображают число импульсов, поступивших на счетный вход. Т – триггер является примером простейшего счетчика, считающего до двух. Счетчик, образованный цепочкой из m триггеров может подсчитать в двоичном коде Ксч = 2m импульсов. Каждый из этих триггеров называется разрядом счетчика. Число Ксч, равное числу различных состояний на выходах триггеров счетчика, называется модулем счета. Число входных импульсов и состояние счетчика взаимно определены только для первого цикла, так как после того как число входных импульсов превысит Ксч, счетчик возвращается в нулевое состояние и повторяется цикл работы. Цифровые счетчики классифицируются следующим образом: по модулю счета: двоичные, двоично-десятичные, с произвольным модулем счета; по направлению счета: суммирующие, вычитающие, реверсивные; по способу организации внутренних связей: с последовательным переносом, с параллельным переносом, с комбинированным переносом, кольцевые. Классификационные признаки независимы и могут встречаться в различных сочетаниях. При построении суммирующего счетчика с последовательным переносом на Т – триггерах необходимо соединить прямой выход последующего триггера со входом последующего триггера.

28

Рис. 1. Суммирующий счетчик с последовательным переносом. При построении вычитающего счетчика с последовательным переносом, необходимо соединить инверсный выход предыдущего со входом последующего триггера:

Рис. 2. Вычитающий счетчик с последовательным переносом. Такие триггера называют последовательными (или счетчиками с последовательным переносом), так как в них каждый триггер переключается выходным сигналом предыдущего триггера. Временные состязания сигналов в таких счетчиках отсутствуют, поскольку триггеры переключаются поочередно, один за другим. Последовательные счетчики отличаются простотой схемы, но обладают низким быстродействием. Максимальное время установления последовательных счетчиков наблюдается при переходах, сопровождающихся переключением всех разрядов (например, от 1111 к 0000 в суммирующем счетчике). Это время пропорционально числу разрядов счетчика и времени переключения триггеров. Параллельные счетчики (синхронные с параллельным переносом) имеют максимальное быстродействие, поскольку в них все разряды переключаются одновременно. Параллельный счетчик содержит разрядные триггеры с конъюнкторами, анализирующими состояния предыдущих разрядов. При поступлении входного сигнала переключаются только те триггеры, для которых все предыдущие были единичном состоянии, что и требуется. Время установления счетчика не зависит от разрядности и равно

tк = tз.к + tтг,

где tз.к – задержка сигнала конъюнктором. Трудности реализации многоразрядных параллельных счетчиков связаны с ростом числа входов у конъюнкторов (или числа входов J и K в триггерах) по мере увеличения разрядности счетчика. Второй ограничивающий фактор – рост нагрузки на выходы триггеров по мере увеличения числа разрядов счетчика. Применение различных схем буферного типа для преодоления указанных ограничений обычно нежелательно, так как снижает быстродействие счетчика.

29

Рис. 3. Схема параллельного счетчика В параллельных счетчиках все разряды переключаются одновременно, поэтому их структуре свойственны временные состязания сигналов. При использовании двухступенчатых триггеров состязания исключаются. Реверсивные счетчики изменяют направление счета под воздействием управляющего сигнала или при смене точки подачи считаемых сигналов. В первом случае схема имеет счетный и управляющий входы, во втором – два счетных входа. Наиболее распространенный способ построения реверсивных счетчиков – переключение межразрядных связей. На рис. 1 и 2 видно, что счетчики прямого и обратного счета различаются лишь точкой съема сигнала, подаваемого с предыдущего разряда на последующий. Если управляющий сигнал перестраивает межразрядные связи, перенося точку съема сигнала с одного выхода триггера на другой, то реализуется схема реверсивного счетчика. Последовательный счетчик преобразуется в реверсивный путем введения в его структуру элементов реверса. В связи с появлением дополнительных задержек введение реверса снижает быстродействие счетчика.

Рис.4 Схема реверсивного счетчика.

30

2. Варианты заданий Отчет по лабораторной работе включает в себя: - принципиальную электрическую схему исследованного счетчика; - временные диаграммы работы счетчика. № варианта 1 2 3 4 5 6 7 8 9 10 11 12

Тип счетчика Суммирующий счетчик (с модулем 8) с последовательным переносом Вычитающий счетчик с (с модулем 8) последовательным переносом Суммирующий счетчик (с модулем 8) с параллельным переносом Вычитающий счетчик (с модулем 8) с параллельным переносом Реверсивный счетчик (с модулем 8) Счетчик со сквозным переносом (с модулем 8) Параллельный декадный счетчик Счетчик с модулем 3 Реверсивный счетчик (с модулем 16) Вычитающий счетчик с (с модулем 16) последовательным переносом Суммирующий счетчик (с модулем 8) с параллельным переносом Суммирующий счетчик (с модулем 16) с параллельным переносом

31

ЛАБОРАТОРНАЯ РАБОТА №5 Исследование комбинационных устройств Цель работы: 1. Ознакомиться с назначением и принципом действия комбинационных устройств; 2. Ознакомиться с практической схемой дешифратора, демультиплексора и мультиплексора и исследовать его. Содержание работы: Исследование дешифратора, демультиплексора и мультиплексора в статическом и динамическом режимах. Краткие теоретические сведения. Мультиплексоры Назначение мультиплексора (от англ. Mutiplex - многократный) – коммутировать в желаемом порядке информацию, поступающую с нескольких входных шин на одну выходную. С помощью мультиплексора осуществляется временное разделение информации, поступающей по разным каналам. Мультиплексор можно уподобить бесконтактному многопозиционному переключателю. Мультиплексоры обладают двумя группами входов и одним, реже двумя – взаимодополняющими выходами. К ним относятся адресные и разрешающие (стробирующие) входы. Если мультиплексор имеет n адресных входов, то число информационных входов будет 2n. Набор сигналов на адресных входах определяет конкретный информационный вход, который будет соединен с выходным выводом. Разрешающий (стробирующий) вход управляет одновременно всеми информационными входами независимо от состояния адресных входов. Запрещающий сигнал на этом входе блокирует действие всего устройства. Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов. Разрешающий вход употребляется также для наращивания разрядности мультиплексоров. Рис. 1 отражает логическую структуру реального мультиплексора «четыре линии к одной» (4:1) – половину микросхемы ТТЛ К155КП2. Она содержит четыре информационных входа D0 – D3, два адресных входа А и В и разрешающий вход V. Вход А принадлежит младшему разряду, B – старшему. Когда разрешающий вход находится под высоким потенциалом U1вх, один из входов логических элементов И будет под низким и, следовательно, на их выходах также будут нулевые уровни независимо от состояния остальных входов. Выходной сигнал в этом случае также будет F=0. Схема управления выполнена так, что при разрешающем сигнале на входе V любые комбинации сигналов на адресных входах, А и В сооздают условия, при которых на входах (а значит, и на выходах) трех логических элементов И

32

Рис. 1. Логическая структура мультиплексора вида 4:1. существуют потенциалы низкого уровня, неактивные для элемента ИЛИ. Состояние четвертого элемента И определяется сигналом на информационном входе, тот же сигнал будет и на выходе мультиплексора. Двоичные числа (00, 01, 10, 11), характеризующие сигналы на входах В и А, эквивалентна индексу задействованного информационного входа (D0, D1, D2, D3). Так, например, двоичное число 10 на адресных входах обеспечит селекцию шины D2. Это следует и из таблицы истинности рассматриваемого мультиплексора , и из формулы _ __ _ _ F=V(BAD0∨BAD1∨BAD2∨BAD3) В мультиплексорах ТТЛ входные информационные сигналы проходят через несколько логических элементов. Поэтому такие приборы могут обрабатывать только импульсные сигналы, логические уровни которых находятся в пределах, допустимых для устройств ТТЛ. Поскольку ключи КМОП обладают способностью проводить ток в двух направлениях, такие мультиплексоры с равным успехом могут быть использованы и в обращенном режиме в качестве демультиплексоров – устройств, коммутирующих сигналы от одной шины к нескольким. Общий ввод информационных сигналов используется как выходной для мультиплексора или как входной для демультиплексора. Эти устройства нередко так и называют – мультиплексор-демультиплексор. В отличие от мультиплексоров ТТЛ здесь сигнал от входа к выходу проходит без преобразования его в промежуточных элементах микросхемы, поэтому приборы КМОП-структуры с равным успехом могут быть использованы для коммутации как импульсных, так и аналоговых сигналов.

33

Способы наращивания У мультиплексоров, выпускаемых в виде самостоятельных изделий, число информационных входов не превышает шестнадцати. Большее число входов обеспечивается путем наращивания. Наращивание можно выполнять двумя способами: объединением нескольких мультиплексоров в пирамидальную (древовидную) систему либо последовательным соединением разрешающих входов и внешних логических элементов. На практике применяют оба метода. Пирамидальные мультиплексоры строятся по ступенчатому принципу, причем, обычно применяются две, реже – три и более ступени. Пирамидальный характер схемы состоит в том, что каждая ступень, начиная с первой, имеет больше входов, чем последующая. Младшие разряды кода адреса подаются на адресные входы первой ступени, а ступеням более высокого ранга соответствуют старшие разряды адресного кода. Недостатком пирамидального наращивания следует считать повышенный расход микросхем, а также сравнительно невысокое быстродействие из-за суммирования задержек при последовательном прохождении сигналов по ступеням пирамиды. Мультиплексоры как универсальные логические элементы Еще одно интересное свойство мультиплексоров – работа в качестве универсального логического элемента, реализующего любую логическую функцию, содержащую до n+1 логической переменной, где n – число адресных входов мультиплексора. Применение этого свойства особенно оправдано, когда число переменных достаточно велико, 4-5 и более. Один мультиплексор в этом случае может заменить несколько корпусов с логическими элементами вида И, ИЛИ, НЕ, и др. X2 0 0 0 0 1 1 1 1

X1 0 0 1 1 0 0 1 1

X0 0 1 0 1 0 1 0 1

F 1 1 0 1 0 0 1 0

Примечание F=1 F=x0 F=0 __ F=X0

Таблица 1. Расчленим мысленно таблицу истинности на группы по две строки в каждой; в каждой группе Х1 и Х2 неизменны, Х0 (аргумент младшего разряда) имеет два состояния, а выходной сигнал F может иметь одно из четырех значений: ___ F=1, F=0, F=Х0, F=Х0. Если переменные сигналы Х2 и Х1 подключить к адресным входам мультиплексора В и А, а на информационные входы D0 – D3 подать согласно

34

таблице истинности постоянные потенциалы U1, U0 и переменные сигналы Ч0, то такая схема (Рис. 2) будет удовлетворять заданным условиям.

Рис. 2. Схемная реализация функции, представленной в таблице 1. Демультиплексоры и дешифраторы Демультиплексоры в функциональном отношении противоположны мультиплексорам. Здесь сигналы с одного информационного входа распределяются в желаемой последовательности по нескольким выходам. Выбор нужной выходной шины, как и в мультиплексоре, обеспечивается кодом на адресных входах. При m адресных входах демультиплексор может иметь в зависимости от конструкции до 2m выходов. Идею работы демультиплексора поясняет рис. 3. Вход х – информационный, вход А – адресный, потенциал на этом входе определяет, на каком из выходов будут формироваться сигналы, повторяющие х . Когда А = 1, верхний элемент И заперт и на выходе его F0 = 0; нижний элеемнт, напротив, открыт и работает как повторитель информационных сигналов. При А = 0 заперт нижний элемент , а верхний пропускает входную информацию. Демультиплексоры ТТЛ с большим числом выходов работают по тому же принципу, только имеют более сложную схему.

Рис. 3. Принцип действия демультиплексора. Логическая структура демультиплексора вида 1:4 представлена на рис. 4.

35

Рис. 4. Логическая структура демультиплексора вида 1:4 Здесь В и А – адресные входы, х – информационный вход, V – разрешающий. Схема функционирует согласно таблице 2. Номера выходных выводов соответствуют двоичному коду на адресных входах (А – младший разряд). Работу Устройства описывают следующие булевы уравнения: -----------F0 = (x∨V)BA (1) -----------F1 = (x∨V)BA (2) -----------F2 = (x∨V)BA (3) -----------F3 = (x∨V)BA (4) Дешифратором (декодером) называют устройство с нескольким входами и выходами, у которого определенным комбинациям входных сигналов соответствует активное состояние одного из выходов. Дешифратор, следовательно, можно рассматривать как обращенный по выходам демультиплексор, у которого адресные выходы стали информационными, а бывший информационный вход, на который подается напряже7ние определенного уровня (U0 или U1), поддерживает напряжение выходных выводов в активном состоянии. Это следует из рис. 3. Если у демультиплексора 1:4 на информационном входе поддерживать потенциал U0 или на разрешающем входе U1, то прибор будет работать как дешифратор 2:4. Таким образом, между обоими типами рассматриваемых устройств нет принципиальной разницы, а различие сводится к виду сигналов на одиночном входе: если они меняются во времени, это демультиплексор, если нет – дешифратор.

36

Лабораторные задания № варианта 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Устройство Мультиплексор «4→1» (на элементах И-НЕ) Демультиплексор «1←4» Шифратор «3×8» Дешифратор «8×3» «4→1» (на элементах И-ИЛИ-НЕ) Демультиплексор «1←4» Дешифратор «8×3» «4→1» (на элементах И-ИЛИ-НЕ) Мультиплексор «4→1» (на элементах И-НЕ) Шифратор «3×8» Дешифратор «8×3» Шифратор «3×8» «4→1» (на элементах И-ИЛИ-НЕ) Мультиплексор «4→1» (на элементах И-НЕ) Демультиплексор «1←4»

37

ЛАБОРАТОРНАЯ РАБОТА №6 Исследованиесумматоров

• •

Цель работы: Ознакомится с назначением и принципом действия сумматоров Ознакомится с практической схемой сумматора и исследовать её

Содержание работы: Исследование сумматора в статическом и динамическом режимах. Краткие теоретические сведения. Сумматоры Сумматоры представляют собой функциональные узлы, выполняющие операцию сложения чисел. В устройствах дискретной техники суммирование осуществляется в двоичном или, реже, в двоично-десятичном коде. По характеру действия сумматоры подразделяются на две категории : комбинационные – как и все ранее рассмотренные узлы, не имеющие элементов памяти ; накопительные – сохраняющие результаты вычислений. В свою очередь, каждый из сумматоров, оперирующий с многоразрядными слагаемыми, в зависимости от способа обработки чисел может быть отнесен к последовательному или параллельному типу. Сумматоры, выполненные в виде самостоятельных микросхем – комбинационные, и речь в дальнейшем будет идти только о них. Как последовательные, так и параллельные сумматоры строятся на основе одноразрядных суммирующих схем. Сложение чисел в последовательных сумматорах осуществляется поразрядно, последовательно во времени. В сумматорах параллельного типа действия сложение всех разрядов много разрядных чисел происходит одновременно. Полусумматор. Простейшим суммирующим элементом является полусумматор. Происхождение этого термина станет ясным в ходе изложения. Он имеет (см рис. ) два входа А и В для двух слагаемых и два выхода : S(сумма) и P(перенос). Обозначением полусумматора служат буквы HS (HalfSum – полусумма), работу прибора отражает таблица истинности : Входы A 0 0 1 1

Выходы B 0 1 0 1

P 0 0 0 1

S 0 1 1 0

Полусумматор имеет два входа и пригоден для использования только в младших разряде. Устройство для суммирования многоразрядных чисел должно иметь, начиная со второго разряда, три входа : два для слагаемых Ai и Bi и один 38

для сигнала переноса Pi-1 с предыдущего разряда. Этот узел – сумматор можно представить как объединение двух полусумматоров:

& A &

1

S

B &

Pi-1 &

& 1

1

P

&

&

Первый полусумматор служит для сложения двух чисел, принадлежащих одному разряду, и обеспечивает выход промежуточной суммы Si и переноса Pi. Второй полусумматор складывает перенос с предыдущего разряда Pi-1 с промежуточной суммой Si. Функции выходов S и P для этого случая определяется как S=(A+B)+Pi-1; (9-3) Pi+1=AiBi ^ (A+B) Pi-1 (9-4) Операции сложения подчиняется переносительному закону, из которого следует, что входы сумматора можно менять местами без ущерба для результата. Исходя из таблицы истинности сумматора 9-2, можно написать следующие булевые уравнения для сигналов суммы и переноса _ _ _ __ _ __ Si=AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 (9-5) _ _ __ Pi=AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 ^ AiBiPi-1 (9-6) В уравнениях 5 и 6 представлены только те члены, для которых Si=1 и Pi=1, т.е. первый член функции Si относится к первой строке таблицы

39

истинности, второй член ко второй и т.д. Сходным образом для функции P первый член принадлежит третей строке, второй- пятой и так до седьмой. Уравнения 5 и 6 поддаются оптимизации, в результате которой получается _ _ _ Si = AiPi ^ BiPi ^ Pi-1Pi ^ AiBiPi-1 (9-7) Pi = BiPi-1 ^ AiPi-1 ^ AiBi

(9-8)

Легко убедится, что оба уравнения удовлетворяют таблице истинности, как и уравнения 5 и 6. Это следует прямо из данных таблицы истинности, а именно из того, что Pi=1, если по меньшей мере на двух входах из трёх присутствует 1. Так же можно показать отсутствие в уравнении 8 члена AiBiPi, характеризующего последнюю строку таблицы истинности, т.к. Достаточно двум его членам быть равными 1. В микросхемах-сумматорах в качестве базового узла используется сумматор, логическая структура которого реализована на основе формул 7 и 8. Как уже говорилось, суммирование многоразрядных чисел может быть последовательное либо параллельное. При последовательном вводе используется один, общий для всех разрядов полный сумматор с дополнительной цепью задержки. Оба слагаемых кодируются последовательностями импульсов, которые синхронно вводятся в сумматор через входы A и B, начиная с младших разрядов. Цепь задержки обеспечивает хранение импульса переноса Pi+1 на время одного такта, т.е. до прихода пары слагаемых следующего разряда, с которыми он будет просуммирован. Задержку обеспечивает D-триггер (триггер задержки). Для хранения и ввода слагаемых А и В, а так же для преобразования последовательного кода выходных импульсов в параллельный применяют регистры сдвига. Работа регистров и схемы задержки синхронизируется общим генератором тактовых импульсов. Достоинство последовательных сумматоров – малые аппаратные затраты. К недостаткам их следует отнести сравнительно невысокое быстродействие, поскольку одновременно суммируется лишь пара слагаемых. Принцип действия n-разрядного параллельного сумматора с последовательным переносам следующий. Число сумматоров равно числу разрядов. Выход переноса P каждого сумматора соединен со входом переноса следующего, более старшего разряда. На входе переноса сумматора первого разряда установлен потенциал U0, поскольку сигнал переноса сюда не поступает. Слагаемые Ai и Bi складывается во всех разрядах одновременно, а перенос P поступает с окончанием операций сложения в предыдущем разряде. Быстродействие многоразрядных сумматоров подобного вида ограничено задержкой переноса, т.к. формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса с младшего разряда не распространится по всей системе. Время переноса можно уменьшить, вводя параллельный перенос, для чего используются специальные узлы – блоки ускоренного (сквозного) переноса. Их принцип заключается в том, что для каждого двоичного разряда дополнительно находятся два сигнала : образование переноса G и его распространение H. Эти функции определяются следующим образом : Gi = AiBi

(9-9);

Hi=Ai^Bi

(9-10)

40

В случае Gi=1, т.е. Ai=Bi=1, в данном i-ом разряде формируется сигнал переноса Pi в следующий высший разряд независимо от формирования функций суммы в предыдущих. Если хотя бы одно из слагаемых Ai или Bi равно 1 (Hi=1), то перенос в последующий разряд произойдет при наличии сигнала переноса из предыдущего. Если функции распространения в двух соседних разрядах равны 1, и при этом существует перенос Pi-1 из предыдущего разряда, то перенос производится непосредственно в разряд номер i+2. Процесс формирования ускоренного переноса описывается следующим уравнением : Pi=Gi ^ HiGi-1 ^ HiHi-1Gi-2 ^ … ^ HiHi-1…H2H1P0

(9-11)

Лабораторные задания Исследовать сложение восьмибитовых чисел на одноразрядном сумматоре. Отчёт по лабораторной работе должен включать в себя : - принципиальная электрическая схема исследованного счётчика - временные диаграммы работы счётчика - параметры аналогов исследованного счётчика, реализованных в виде интегральных микросхем.

Таблица заданий Вариант 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Числа(десятичное) 20+11 230+10 38+100 45+28 184+9 120+28 56+123 200+55 120+30 101+34 56+48 94+21 46+104 45+100 102+57

41

ЛАБОРАТОРНАЯ РАБОТА №7 Исследование операционных усилстелей Цель работы: • Ознакомится с назначением и принципом действия операционных усилителей. • Ознакомится со схемой включения операционных усилителей. Содержание работы: Расчёт схем инвентирующего и неинвентирующего включения операционного усилителя. Краткие теоретические сведения. Схемы включения и параметры ОУ. Характерной чертой интегральных ОУ является дифференциальная структура входных каскадов, которая не только обеспечивает эффективную компенсацию дрейфа нуля, но и расширяет функциональные возможности ОУ при моделировании математических операций. Главный недостаток пассивных решающих блоков заключается в наличии принципиальных ошибок, обусловленных взаимным влиянием внутренних элементов этих устройств. Так как эти ошибки достигают больших значений, то при моделировании математических операций принято использовать ОУ, ошибки в которых компенсируются за счёт отрицательной обратной связи. Для реализации операции умножения на постоянный коэффициент используются схемы с инвертирующем и не инвертирующего включения ОУ :

Схема инвертирующего включения R10

Uвх

R11

Uвых

+ R2

ОУ называется идеальным, если выполняются следующие условия: • Коэффициент усиления разомкнутого ОУ равен бесконечности • Выходное и входное сопротивления равны нулю • Полоса единичного усиления ( fт ) равна бесконечности

42

Схема не инвертирующего включения

R11

Uвх

R10 Uвых

+

R21

Коэффициент передачи схем через номинальное значения компонентов для идеального ОУ определяется соотношением : 1. Для инвертирующего включения Uвых = - (R10 / R11) Uвх 2. Для не инвертирующего включения Uвых = (1 + R10 / R11 ) Uвх Т.о. значение коэффициента передачи зависит только от номиналов резисторов R10 и R11 , что позволяет использовать их в качестве активных масштабируемых устройств. Однако, анализ реальных схем показывает, что при примерно одинаковых значениях выходных сопротивлений этих схем инвертирующее включение имеет намного большее входное сопротивление Rвхи = (Rвх Kу) / (1 + R10/R11) ,

Rвхи ≈ R11

что обуславливает её использование в качестве буферного усилителя. Анализ статических масштабирующих решающих блоков на основе ОУ

погрешностей

Реальный интегральный ОУ имеет характеристики, отличающиеся от идеальных, и при построении решающих блоков на основе ОУ возникают погрешности, которые тем меньше, чем ближе параметры ОУ к идеальному. Знание основных параметров ОУ позволяет разработчикам проектировать решающие блоки даже без макетирования, предотвращать работу ОУ в недопустимом режиме и уменьшать вероятность отказа. С другой стороны, зная параметры ОУ можно теоретически оценить погрешность схемы и на его основе принять решение выбора тех или иных схемных методов улучшения параметров ОУ. К основным параметрам ОУ можно отнести : 43

• •

Ку - Коэффициент усиления, отношение приращения значения выходного напряжения к вызвавшему его изменению дифференциального входного напряжения Кос - Коэффициент ослабления синфазного сигнала, отношение коэффициента усиления диффереренциального сигнала Kу к коэффициенту усиления синфазного сигнала : Кос = 20 log ( Ку / Ксф )

•

Напряжение смещения, прикладываемое между входами ОУ для получения нулевого напряжения на выходе • Температурный дрейф напряжения смещения, определяемый как среднее изменение величины напряжения смещения при температурном изменении на 1 градус • Входной ток смещения, равный среднему арифметическому значению токов, при нулевом выходном напряжении • Дрейф разности входных токов под воздействием изменения температуры окружающей среды • Входное сопротивление для дифференциального сигнала, определяемое как сопротивление одного из входов ОУ, в то время как другой закорочен • Входное сопротивление для синфазного сигнала, равное сопротивлению между одним из входов ОУ и общей шиной при разомкнутом втором входе • Выходное сопротивление, равное отношению приращению выходного напряжения ОУ к соответствующей ему активной составляющей выходного тока • Коэффициент нестабильности влияния источника питания, определяемый как отношение изменения напряжения смещения к вазвавшему его изменению одного из напряжений питания Определим влияние каждого из параметров неидельности ОУ на коэффициент передачи решающих блоков. Для этого рассмотрим эквивалентную схему операционного усилителя. R11

R10

Uвых

Uвх Rвх

Rвых

Rc Rc

Ку U

R2 Инвертирующее включение

44

R11

Rвх

R10

Uвых

Uвх Rвых Rc

Rвх

Rc

Ку U Неинвертирующее включение

Влияние синфазных входных сопротивлений учитываться не будет, т.к. их величина на один-два порядка больше, чем у дифференциального входного сопротивления. Из схемы можно записать точное значение коэффициента передачи: Rвых (Rвх + R2) – Kу Rвх R10 Ku = ----------------------------------------------------------------------------------(R10 + Rвых)(Rвых + К2)+ R11(R10+Rвых+Rвх+R2)+KуRвхR11 и рассчитать приведённую погрешность в зависимости от входного напряжения: δU(Kу,Rвх,Rвых) = (Ku’ – Ku) Uвх / Uвых max Влияние других параметров неидеальности приводит при равных нулю напряжениях на входах ОУ к отличному от 0 выходному напряжению. Все остальные ошибки приводят ко входу ОУ : Uош = Eсм + Uс*Kср + EnKn + Uш + IшR , где Ecm=Ucm+ Ucm + Iвх(R1-R2) + ( Iвх+ Iвх) (R1+R2)/2 Uc – входное синфазное напряжение Kсф – коэффициент усиления синфазного напряжения En – нестабильность напряжения питания Iш – ток шума, приведённый ко входу δUош = Ku Uош/Uвых max Влияние отклонений сопротивлений резисторов от расчётных значений можно оценить с помощью приведённой ошибки δU( R) = (δR10 - δR11)/Uвых Ku Uвх , где δRij = Rij / R1j Суммарную ошибку решающего блока можно оценить на основе ОУ в инвертирующем включении в наихудшем случае как сумму этих составляющих. Аналогично по эквивалентной схеме можно определить коэффициент передачи и для неинвертирующего подключения:

45

Rвых R11 + Kу Rвх (R11 + R10) Kн = ----------------------------------------------------------------------------------(Rвх +R2)(R11+R10+Rвых) + R11(R10 + Rвых) + Ку Rвх R11 δU(Kу,Rвх,Rвых) = (Kн’ – Kн) Uвх / Uвых max δUош = Kн Uош/Uвых max δU( R) = (δR10 + δR11)КнUвх/Uвых max , где δнU = δU(Kу,Rвх,Rвых) + δUош + δU( R)

Лабораторные задания Рассчитать схемы инвертирующего и неинвертирующего включения операционного усилителя, моделирующие математическую зависимость z=a*x, где а – постоянный коэффициент х – независимая переменная с учётом масштабных соотношений. Значения для расчёта выбираются из таблицы : Номер варианта Инвертирующее Неинвертирующее Область изменения значение значение х 0 < x < 2.0 -2.0 2.0 1 -2.3 < x < 0 -2.3 1.6 2 -1.4 < x < 0 3.0 3 -0.2 2.7 0 < x < 2.2 -1.3 4 –3.2 < x < 0 -2.2 2.1 5 0 < x < 3.4 -2.9 6 1.0 0 < x < 2.7 -1.9 2.4 7 0 < x < 5.3 -1.6 8 0.1 2.4 -3.2 < x < 0 9 0.7 10 1.5 -3.0 -2.8 < x < 0 3.3 -1.3 < x < 0 11 3.1 -4.0 -1.1 < x < 0 12 -2.5 13 0.4 -3.7 0 < x < 1.6 3.2 0 < x < 2.4 14 0.9 3.9 0 < x < 0.8 15 -3.3 -0.8 < x < 0 16 -0.7 -3.4 0 < x < 2.8 2.3 2.6 17 18 -1.5 -3.4 -2.1 < x < 0

46

ЛАБОРАТОРНАЯ РАБОТА №8 Исследование суммирующего ОУ

Цель работы: Ознакомиться со схемами включения операционных усилителей как сумматоров. Краткие теоретические сведения. Сумматор на операционном усилителе является одним из основных решающих блоков аналоговой техники. По принципу действия сумматоры на основе ОУ можно разделить на три типа: инвертирующие, неинвертирующие и дифференциальные. Передаточная функция инвертирующего сумматора (рис.1) для идеального операционного усилителя по i входу равна K1i = R10 / R1i и определяется только входным сопротивлением и сопротивлением обратной связи. Для компенсации влияния входных токов ОУ величина R2 выбирается из соотношения

1

n

1 1 R2 = R10 + ∑ R1i i =1

Рис. 1. Инвертирующий сумматор Достоинством схемы инвертирующего сумматора является отсутствие составляющей погрешности, обусловленной коэффициентом подавления синфазного сигнала и отсутствие взаимного влияния входов. В неинвертирующем сумматоре (рис. 7) при использовании идеального ОУ выходное напряжение равно

47

1

Uвых = Rn10

+1

R11 •

∑ 1 R 2i

n

R10

∑ R 2 i Ui i =1

i =1

Для компенсации влияния выходных токов необходимо выбирать R11 и R10 из формулы:

1

R10

+1

n

R11

=∑1 i =1

R 2i

Рис. 2. Инвертирующий сумматор Коэффициент передачи по i входу равен: K2i = R10 / R2i Погрешность неинвертирующего сумматора несколько выше, чем инвертирующего, так как в данном случае возникает погрешность, обусловленная коэффициентом усиления синфазной составляющей. Поэтому часто неинвертирующий сумматор выполняют по схеме инвертирующего сумматора с включением на выходе инвертирующего масштабирующего усилителя. Дифференциальный сумматор (рис. 3) позволяет складывать и вычитать сигналы с различными по знаку коэффициентами передачи, т. е. Выполнять операции суммирования и вычитания произвольного числа сигналов на одном ОУ. Однако эти расчеты достаточно трудоемки, поэтому для выполнения параллельного суммирования применяют последовательное соединение обычных сумматоров, что увеличивает ошибку, обусловленную входными токами ОУ.

48

Рис. 3. Дифференциальный сумматор

Анализ статической погрешности суммирующих решающих блоков на основе ОУ В связи с тем, что наиболее широкое применение находят инвертирующие сумматоры, проанализируем статические ошибки схемы (рис. 1). Заменяя операционный усилитель эквивалентной схемой с учетом уравнения

1

R2

=1

n

R10

+∑1 i =1

R1i

Можно получить

δU ( Ky , Rвх ) = −

n R10 2 R10 1 (1 + ∑ + ) Ky Rвх i =1 R1i

Таким образом, составляющая систематической ошибки суммирования уменьшается с ростом коэффициента усиления и входного сопротивления ОУ. Для заданных значений коэффициента усиления сумма Ограничивается допустимой ошибкой δU. n

R10

∑ R1i i =1

n

δU ( ∆R ) = ∑ (δR10 − δR1i ) K 1iUi Uвых max i =1

Влияние разброса номинальных значений сопротивлений, определяющих коэффициенты суммирования, можно оценить с помощью приведенной ошибки

49

где

δR10 =∆R10 / R10 δR1i =∆R1i / R1i K1i =∆R10 / R1i Влияние других параметров неидеальностей ОУ определяется как и в лабораторной работе №7, при этом следует иметь виду, что

R10 )Uош R i 1 i =1 n

∆

U (Uош )=(1+∑

δU(Uош)=∆U(Uош)/Uвыхmax Суммарную ошибку решающего блока в наихудшем случае можно определить как сумму всех составляющих.

Лабораторные задания Рассчитать сумматор на операционном зависимость Z=a*x+b*y где a.,b – постоянные коэффициенты; x,y-независимые переменные; с учетом масштабных соотношений.

№ варианта 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

усилителе,

моделирующий

Значения для расчета схемы выбираются из таблицы: a b Область изменения x Y -2.0 2.0 0<x<2.0 -0.8<x<0 1.6 2.3 -2.3<x<0 0<x<2.8 -0.2 3.0 -1.4<x<0 -0.6<x<0 -1.3 2.7 0<x<2.2 -2.1<x<0 2.1 -2.2 -3.2<x<0 0<x<0.9 1.0 -2.9 0<x<3.4 -1.4<x<0 -1.9 2.4 0<x<2.7 0<x<3.4 0.1 -1.6 0<x<5.2 -4.5<x<0 0.7 2.4 -3.4<x<0 0<x<1.3 1.5 -3.0 -2.8<x<0 0<x<1.4 3.1 3.3 -1.3<x<0 -2.3<x<0 -2.5 -4.0 -1.1<x<0 -1.4<x<0 0.4 -3.7 0<x<1.6 0<x<2.2 0.9 3.2 0<x<2.4 -3.2<x<0 -3.3 3.9 0<x<0.8 0<x<3.4 -0.7 -3.4 -0.8<x<0 0<x<2.7

50

17 18 19 20 21 22 23 24 25

2.3 -1.5 -0.4 -1.7 1.3 2.2 0.6 1.3 -1.1

2.6 -3.4 3.1 4.2 -3.3 2.2 -3.5 -3.7 4.1

0<x<2.8 -0.6<x<0 -2.1<x<0 0<x<0.9 -1.4<x<0 0<x<3.4 -4.5<x<0 0<x<1.3 0<x<1.4

0<x<5.2 -3.4<x<0 -2.8<x<0 -1.3<x<0 -1.1<x<0 0<x<1.6 0<x<2.4 0<x<0.8 -1.4<x<0

Для рассчитанных схем определяется оценка погрешности. Отчет по лабораторной работе включает в себя: - принципиальная электрическая схема блока; - расчет резисторов схемы; - расчет погрешностей. Контрольные вопросы: 1. Назовите способы построения сумматоров на основе ОУ и приведите их схемы. 2. В чем особенности различных схем сумматоров на основе ОУ? 3. Приведите обоснование выбора типа ОУ и параметров компонентов сумматора. 4. Покажите влияние отдельных погрешностей ОУ на точность воспроизведения математической зависимости. 5. Приведите методы реализации операции суммирования переменных с различными знаками. 6. Разработайте схему усреднения n-входных напряжений.

51