Архитектура вычислительных систем

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ УТВЕРЖДАЮ

УТВЕРЖДАЮ

Начальник Управления образовательных программ и стандартов высшего и профессионального образования

Зам. председателя Совета УМО по классическому университетскому образованию, проректор МГУ

В.И. Кружалин “

”

2003 г.

А.М. Салецкий “

”

Примерная программа дисциплины

АРХИТЕКТУРА ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

Рекомендуется Минобразованием России для направления подготовки 511900 Информационные технологии

Москва 2003

2003 г

Цель и задачи курса Цель дисциплины “Архитектура вычислительных систем” - ознакомление студентов с организацией современных компьютерных систем, с процессами обработки информации на всех уровнях компьютерных архитектур, включая: цифровой логический уровень, уровень микрокоманд, системы команд, уровень архитектурной поддержки механизмов операционных систем и программирования. Также рассматриваются архитектуры современных параллельных вычислительных систем, дается обзор современных универсальных и специализированных микропроцессоров.

1. Цифровая логика и цифровые системы Основные строительные блоки (логические элементы, триггеры, счетчики, регистры, полусумматоры); логические выражения, дизъюнктивно-нормальные формы и их минимизация; межрегистровая передача; физические принципы работы логических элементов (временные задержки на функцию, нагрузочная способность по входу и выходу).

2. Представление данных на машинном уровне Биты, байты и слова; позиционные системы счисления; представление чисел; числа с фиксированной и плавающей точкой; представление в прямом и дополнительном кодах; представление нечисловых данных (коды символов, графические данные); представление записей и массивов.

3. Машинная организация на ассемблерном уровне Принципы организации машины фон Неймана; устройство управление, выборка команд, декодирование, исполнение; системы команд и типы команд (обработки данных, управления, ввода/вывода); программирование на ассемблерном/машинном языке; формат машинных команд; виды адресации; вызов и возврат из подпрограммы; организация ввода/вывода и прерывания.

4. Архитектура и организация систем памяти Системы памяти и их технологические основы; кодирование, сжатие и целостность данных; иерархия памяти; организация и работа главной памяти; время отклика (Latency), цикл памяти, ширина пропускания, расслоение памяти; кэш-память и ее применение (адресное отображение, размеры блоков, механизм замещения и хранения блоков); отказоустойчивость и надежность.

5. Интерфейсы и связь Основы ввода/вывода (протокол установления соединения с квитированием (рукопожатием), буферизация, программируемый ввод/вывод, событийноуправляемый ввод/вывод); механизмы прерываний (векторы прерываний, приоритеты, распознавание прерываний); внешняя память, физическая организация, система управления; шины (протоколы обмена, арбитраж, прямой доступ к памяти DMA); введение в компьютерные сети; поддержка мультимедиа; RAID-архитектуры.

6. Функциональная организация Архитектура SISD; устройство управление (аппаратная и микропрограммная реализация); конвейер команд; параллелизм на командном уровне.

7. Параллельные и нетрадиционные архитектуры Введение в архитектуры SIMD, MIMD, VLIW, EPIC; систолические структуры: сетевые топологии; системы с разделяемой памятью; связывание кэшей; модели памяти и их совместимость. 2

РАСПРЕДЕЛЕНИЕ ЧАСОВ КУРСА ПО ТЕМАМ И ВИДАМ РАБОТ

№ п/п

Наименование тем и разделов

1

Цифровая логика и цифровые системы Представление данных на машинном уровне Машинная организация на ассемблерном уровне Архитектура и организация систем памяти Интерфейсы и связь Функциональная организация Параллельные и нетрадиционные архитектуры

ИТОГО

2 3 4 6 7 8

Всего (часов)

Аудиторные занятия (часов)

Самостоятельная работа (часов)

10

6

4

6

4

2

16

10

6

10

6

4

6 12 16

4 8 10

2 4 6

76

48

28

Примечание. Во всех разделах таблицы указано минимальное число часов, необходимое для усвоения соответствующего раздела. Оставшиеся часы используются в рабочей программе для более глубокого изложения отдельных разделов курса. Форма итогового контроля: экзамен. ЛИТЕРАТУРА (Основная) 1. Таненбаум Э. Архитектура компьютера. – СПб.: Питер,2002. – 704 с. 2. Корнеев В.В., А.В. Киселев. Современные микропроцессоры. 2-е изд. – М.: НОЛИДЖ, 2000. – 320 с. 3. Воеводин В.В., Вл.В. Воеводин, Параллельные вычисления. СПб, “БХВПетербург”: 2002. – 608 с. 4. Хокни Р., К. Джессхоул. Параллельные ЭВМ. Архитектура, программирование и алгоритмы. Пер. с англ. - М.: Радио и связь, 1986. – 392 с. 5. Коуги П.М. Архитектура конвейерных ЭВМ. Пер. с англ. - М.: Радио и связь, 1985. – 360 с. 6. СуперЭВМ. Аппаратная и программная организация/ Под ред. С. Фернбаха. Пер. с англ. - М.: Радио и связь, 1991. – 320 с. Список дополнительной литературы устанавливается кафедрой. Программа составлена профессором В.А. Сухомлиным государственный университет им. М.В. Ломоносова). Рецензент:

3

(Московский